### LOONGSON

# ■ 龙芯 1F 处理器用户手册 ■



1.3版

2010年11月

北京龙芯中科技术服务中心有限公司

# 修订历史



日期	编者	版本	变化
2010-6-7	研发中心	1.0	1F 处理器初稿完成
2010-11-13	研发中心	1.1	增加了芯片引脚排布,DDR 控制器信息等
2010-11-15	研发中心	1.2	修改并进行标准排版
2010-11-15	研发中心	1.3	修订了第五章 DDR 的部分错误

### 目 录

1	概述	<u>.</u>		1
	1.1	体系结构	勾框图	2
	1.2	芯片主要	导功能	2
		1.2.1	GS232 CPU	2
		1.2.2	AMBA错误! 未定义书签	-
		1.2.3	DDR2	3
		1.2.4	PCI	4
		1.2.5	2D GPU	4
		1.2.6	LCD Controller	4
		1.2.7	SATA	5
		1.2.8	USB2.0	5
		1.2.9	AC97	5
		1.2.10	GMAC	5
		1.2.11	LPC	5
		1.2.12	SPI	6
		1.2.13	UART	6
		1.2.14	l <sup>2</sup> C	6
		1.2.15	PWM	6
		1.2.16	NAND	7
		1.2.17	CAN	7
		1.2.18	RTC	7
		1.2.19	GPIO	7
		1.2.20	INT controller	7
		1.2.21	PS2	7
		1.2.22	Watchdog	7
		1.2.23	ACPI	8
		1.2.24	其它	8
2	芯片	引脚定义	<u> </u>	9
	2.1	1F引脚分	}布图	9
	2.2	系统相关	<b>长引脚定义(8)</b>	.20
	2.3	DC引脚	定义(28)	.20
	2.4	PLL引脚	『定义(20)	.21
	2.5	VR引脚	定义(6)	.21
	2.6	DDR2 弓	脚定义(75)	.21
	2.7	USB引肽	甲定义(10)	.23
	2.8	JTAG引	脚定义(6)	.24
	2.9	GMAC0	引脚定义(15)	.24
	2.10	GMAC1	引脚定义(3)	.24
	2.11	AC97 引	脚定义(5)	.24
	2.12	SPI引脚	定义(8)	.25
	2.13	UART引	脚定义(16)	.25

2	2.14	I2C引脚舞	定义(2)	25
2	2.15	CAN引肽	即定义(4)	26
2	2.16	NAND引	脚定义(8)	26
2	2.17	PWM引加	却定义(4)	26
2	2.18	LPC引脚	定义(6)	26
2	2.19	PCI引脚類	定义(55)	26
2	2.20	SATA引用	脚定义(11)	28
2	2.21	ACPI引腿	即定义(15)	28
2	2.22	PS2 引脚	定义(4)	29
2	2.23	VGA引肽	『定义(10)	21
2	2.24	电源/地引	·  脚(4)	29
3	地址	:空间分配		31
3	3.1	一级AXI	交叉开关上模块的地址空间	31
3	3.2	AXI-MU	X下各模块的地址空间	31
3	3.3	APB各模	5块的地址空间分配	32
4	CPL	J		33
4	l. 1		旨令系统结构	
		4. 1. 1	CPU寄存器	34
		4. 1. 2	CPU指令集	35
		4. 1. 3	CP0 指令集	39
		4. 1. 4	存储空间	40
		4. 1. 5	例外处理	41
		4. 1. 6	CP0 寄存器	43
	1.2	CP0 指令	`	63
4	1.3	EJTAG设记	计	64
		4. 3. 1	EJTAG介绍	
		4. 3. 2	调试控制寄存器 (Debug Control Register)	
		4. 3. 3	硬件断点	
			BJTAG相关的处理器核扩展	
		4. 3. 5	TAP接口	76
5				
			DRAM控制器特性	
			DRAM 读协议	
			DRAM写协议	
			DRAM 参数设置顺序	
	5.5		DRAM 采样模式配置	
	5.1		<u> </u>	
	5.2		i述	
			le- res	
	7.1	_	CK框图	
	7.2		J	
7	7.3		月擎	
		7.3.1	2D GPU引擎框图	105

		7.3.2	2D GPU引擎支持的硬件图元操作		105
	7.4	GPU内音	『寄存器列表		108
8	LCD	)			113
	8.1	特性			113
	8.2	模块示意	[图		113
	8.3	VTG 定	· 字器		115
	8.4	合并模划	<u>.</u>		116
	8.5	格式转换	1		117
	8.6	颜色抖动	J		117
	8.7	GAMMA	周整		118
	8.8	访存			119
	8.9	指针			119
	8.10	访存地址	上的生成		120
		8.10.1	Bursts		121
		8.10.2	数据格式		121
		8.10.3	内存组织		121
		8.10.4	跨度		121
	8.11	核心时钟	中域的定序器		122
	8.12	输入数据	FIFOs		122
	8.13	关于VBI	_ANK的同步		122
	8.14	AXI接口			122
	8.15				
9	GMA	AC0		.错误!	未定义书签。
	9.1	DMA寄	字器	.错误!	未定义书签。
	9.2		· 空制器描述符		
	9.3		<b>本符</b>		
		9.3.1	 DMA描述符的基本格式		
		9.3.2	DMA接收描述符		
		9.3.3	RDES0		
10	0	GMAC1			
	10.1		外部信号复用和配置		
	10.2		字器		
	10.3		· E制器描述符		
	10.4		▲符		
			DMA接收描述符		
			RDES0		
11	1				
•	11.1		*************************************		
	11.2		存器描述		
12			9ST		
. 4	12.1		<u> </u>		
			· L控制器寄存器		
	14.4		FHCI相关客存器		

	12.2.2	Capability寄存器		167
	12. 2. 3	Operational寄存器		168
	12.2.4	EHCI Synopsys-Specific 寄存器		168
	12.2.5	INSNREG00 寄存器		168
	12.2.6	INSNREG01 寄存器		169
	12.2.7	INSNREG02 寄存器		169
	12.2.8	INSNREG03 寄存器		169
	12.2.9	INSNRE04 寄存器		169
	12.2.10	INSNRE05 寄存器		170
	12.2.11	INSNREG06 寄存器		170
	12.2.12	INSNREG07 寄存器		170
	12.2.13	INSNREG08 寄存器		170
12.3	OHCI相	关寄存器		171
	12.3.1	Operational寄存器		171
	12.3.2	OHCI Synopsys-Specific寄存器		171
	12.3.3	INSNREG06 寄存器		172
	12.3.4	INSNREG07 寄存器		172
12.4	USB主机	L控制器时序		172
	12.4.1	数据接收时序		172
	12.4.2	数据传输时序		173
13	SPI0			175
13.1	SPI主控	制器结构		175
13.2	SPI控制	器寄存器		176
	13.2.1	控制寄存器(SPCR)		176
	13.2.2	状态寄存器(SPSR)		176
	13.2.3	数据寄存器(TxFIFO/RxFIFO)		
	13.2.4	外部寄存器(SPER)		177
	13.2.5	参数控制寄存器(SFC_PARAM)		177
	13.2.6	片选控制寄存器(SFC_SOFTCS)		
	13.2.7	时序控制寄存器(SFC_TIMING)		178
14	SPI1			182
14.1		制器结构		
14.2	SPI控制	器寄存器 <b>错</b>		
	14.2.1	控制寄存器 (SPCR) <b>错</b>		
	14.2.2	状态寄存器 (SPSR) <b>错</b>		
	14.2.3	数据寄存器(TxFIFO/RxFIFO)错		
	14.2.4	外部寄存器(SPER)错		
	14.2.5	参数控制寄存器(SFC_PARAM)错		
	14.2.6	片选控制寄存器(SFC_SOFTCS)错		
	14.2.7	时序控制寄存器(SFC_TIMING) <b>错</b>		
15		d Interrupt		
15.1		¬断控制器总体描述		
15.2		器寄存器描述	•••••	
16	$DM\Delta$			197

16.1	DMA控	制器结构描述	187
16.2	DMA控	制器与APB设备的交互	187
16.3	DMA控	制器	188
	16.3.1	DMA_SADDR	188
	16.3.2	DMA_DADDR	188
	16.3.3	DMA_LENGTH	189
	16.3.4	DMA_STEP_LENGTH	189
	16.3.5	DMA_STEP_TIMES	189
	16.3.6	DMA_CMD	189
	16.3.7	ORDER_ADDR_IN	190
17	UART		191
17.1	UART挖	空制器结构	191
17.2	UART挖	空制器寄存器	192
	17.2.1	数据寄存器(DAT)	192
	17.2.2	中断使能寄存器(IER)	
	17.2.3	中断标识寄存器(IIR)	193
	17.2.4	FIFO控制寄存器(FCR)	
	17.2.5	线路控制寄存器(LCR)	
	17.2.6	MODEM控制寄存器(MCR)	
	17.2.7	线路状态寄存器(LSR)	
	17.2.8	MODEM状态寄存器 (MSR)	
	17.2.9	分频锁存器	
18			
18.1		制器结构	
18.2		式	
	18.2.1	标准模式地址表	
	18.2.2	控制寄存器 (CR)	
	18.2.3	命令寄存器(CMR)	
	-	状态寄存器(SR)	
	18.2.5	中断寄存器(IR)	
	18.2.6	验收代码寄存器(ACR)	
	18.2.7	验收屏蔽寄存器(AMR)	
	18.2.8	发送缓冲区列表	
	18.2.9	接收缓冲区列表	
18.3		式	
	18.3.1	扩展模式地址表	
	18.3.2	模式寄存器(MOD)	
	18.3.3	命令寄存器(CMR)	
	18.3.4	状态寄存器(SR)	
	18.3.5	中断寄存器(IR)	
	18.3.6	中断使能寄存器(IER)	
	18.3.7	仲裁丢失捕捉寄存器(IER)	
	18.3.8	错误警报限制寄存器(EMLR)	
	1839	RX错误计数寄存器 (RXFRR)	205

	18.3.10	TX错误计数寄存器(TXERR)	206
	18.3.11	验收滤波器	206
	18.3.12	RX信息计数寄存器(RMCR)	206
18.4	公共寄存	7器	206
	18.4.1	总线定时寄存器 0 (BTR0)	206
	18.4.2	总线定时寄存器 1 (BTR1)	206
	18.4.3	输出控制寄存器(OCR)	207
19	AC97		208
19.1	AC97 结	构描述	208
19.2	AC97 控	制器寄存器	208
	19.2.1	CSR寄存器	209
	19.2.2	OCC寄存器	209
	19.2.3	ICC寄存器	210
	19.2.4	(输入输出)通道寄存器配置	210
	19.2.5	Codec寄存器访问命令	211
	19.2.6	中断状态寄存器/中断掩膜寄存器	211
	19.2.7	中断状态/清除寄存器	211
	19.2.8	OC中断清除寄存器	212
	19.2.9	IC中断清除寄存器	212
	19.2.10	CODEC WRITE 中断清除寄存器	212
	19.2.11	CODEC READ 中断清除寄存器	212
20	PS/2		213
20.1	PS/2 控制	削器结构 <b>错误</b>	!未定义书签。
	20.1.1	接口寄存器描述错误	! 未定义书签。
	20.1.2	状态寄存器的位描述:错误	! 未定义书签。
	20.1.3	命令寄存器的位描述错误	!未定义书签。
	20.1.4	控制器命令描述错误	!未定义书签。
	20.1.5	命令列表 <b>错误</b>	!未定义书签。
21	I2C		217
21.1		器结构	
21.2	I <sup>2</sup> C控制	器寄存器说明	
	21.2.1	分频锁存器低字节寄存器(PRERIo)	218
	21.2.2	分频锁存器高字节寄存器(PRERhi)	218
	21.2.3	控制寄存器 (CTR)	
	21.2.4	发送数据寄存器(TXR)	
	21.2.5	接受数据寄存器(RXR)	_
	21.2.6	命令控制寄存器(CR)	219
	21.2.7	状态寄存器(SR)	219
22			
22.1		E调节,计数器,定时器	
22.2		存器说明	
23			
23.1		图	
23.2	RTC寄存	:器描述	223

24	NAND				
24.1	NAND控制器结构描述				
24.2	NAND技	空制器寄存器配置描述			
	24.2.1	NAND_CMD (地址: BFE7_8000)	226		
	24.2.2	ADDR_L(地址: BFE7_8004)			
	24.2.3	ADDR_H(地址: BFE7_8008)	227		
	24.2.4	NAND_TIMING(地址: BFE7_800C)	227		
	24.2.5	ID_L(地址: BFE7_8010)	227		
	24.2.6	STATUS & ID_H(地址: BFE7_8014)	227		
	24.2.7	NAND_PARAMETER(地址: BFE7_801C)	227		
	24.2.8	NAND_OP_NUM(地址: BFE7_801C)	227		
	24.2.9	CS_RDY_MAP(地址: BFE7_8020)	227		
25	ACPI		229		
25. 1	ACPI功耗管理		229		
	25. 1. 1	1F芯片功耗管理概述	229		
	25. 1. 2	全系统的Power state	229		
25.2	Godson	ɪ1F芯片的电源域	232		
26	WATCHDOG				
26.1	WATCH	[DOG结构说明	233		
26.2	WATCH	[DOG寄存器描述	233		
	26.2.1	WDT_EN地址: 0XBFE7_C060)	233		
	26.2.2	WDT_SET(地址: 0XBFE7_C064)	233		
	26.2.3	WDT_timer(地址: 0XBFE7_C068)			
27	Clock M	Management	235		
27.1	CLOCK模	莫块结构描述	235		
27.2	CLOCK質	7置描述	235		
28	GPIO a	nd MUX	237		
28.1	GPIO结	构描述	237		
28.2	GPIO寄	存器描述	239		
28.3					
29		13 HI 3HI C			
29.1		充			
29.2		ÿ			

### 图目录

<b>S</b>	1-1 1F芯片结构图	2
图	4-1 TLB表项内容	41
图	4-2 Index 寄存器	45
图	4-3 Random寄存器	46
图	4-4 EntryLo0 和EntryLo1 寄存器	46
图	4-5 Context寄存器	47
图	4-6 PageMask寄存器	48
图	4-7 Wired寄存器界限	49
冬	4-8 Wired寄存器	49
图	4-9 HWREna寄存器	49
图	4-10 BadVAddr寄存器	50
图	4-11 Count寄存器和Compare寄存器	50
图	4-12 EntryHi寄存器	51
图	4-13 Status寄存器	51
图	4-14 IntCtl寄存器	53
图	4-15SRSCtl寄存器	54
图	4-16 SRSMap寄存器	54
图	4-17 Cause寄存器	55
图	4-18 EPC寄存器	56
图	4-19 Processor Revision Identifier 寄存器	56
图	4-20 Config寄存器	57
图	4-21 Config1 寄存器	58
图	4-22 Config2 寄存器	59
图	4-23 Config3 寄存器	59
图	4-24 Config6 寄存器	59
图	4-25 WatchLo寄存器	60
图	4-26 WatchHi寄存器	61
图	4-27 控制寄存器性能计数寄存器	61
图	4-28 性能计数器寄存器	61
图	4-29 TagLo 寄存器(P-Cache)	63
图	4-30 ErrorEPC寄存器	63
图	4-31 EJTAG调试连接示意图	64
图	4-32 DCR寄存器格式	66

冬	日 4-33 硬件指令、数据断点概况	68
图	日 4-34 IBS寄存器格式	68
图	图 4-35 IBAn寄存器格式	69
图	日 4-36 IBMn寄存器格式	69
图	图 4-37 IBCn寄存器格式	69
图	图 4-38 DBS寄存器格式	70
图	日 4-39 DBAn寄存器格式	71
图	图 4-40 DBMn寄存器格式	71
图	日 4-41 DBCn寄存器格式	71
图	日 4-42 TAP主要部分	76
图	日 4-43 ALL指令示意图	77
图	日 4-44 Fastdata 指令示意图	78
图	日 4-45 IDCODE寄存器格式	79
图	日 4-46 IMPCADE寄存器示意图	79
图	图 4-47 数据寄存器格式	80
图	图 4-48 地址寄存器格式	82
图	日 4-49 ECR格式	82
图	9-1 DMA 描述符的基本格式(小尾端 32 位总线)	吴! 未定义书签。
图	9-2 DMA 描述符的基本格式(小尾端 64 位总线)错记	吴! 未定义书签。
图	图 9-3 DMA 接收描述符的基本格式(小尾端 32 位总线)错记	吴! 未定义书签。
图	图 10-1 DMA 描述符的基本格式(小尾端 32 位总线)错记	吴! 未定义书签。
图	图 10-2 DMA 描述符的基本格式(小尾端 64 位总线)错记	吴! 未定义书签。
图	图 10-3 DMA 接收描述符的基本格式(小尾端 32 位总线)错记	吴! 未定义书签。
图	图 11-1 SATA系统模块图	163
图	图 12-1 USB主机控制器模块图	166
图	图 12-2 USB主机控制器细节模块图(带EHCI控制器细节).	167
图	图 12-3 接收时序图(16 bit UTMI接口,偶数个数据)	172
图	图 12-4 接收时序图(16 bit UTMI接口,奇数个数据)	173
图	图 12-5 传输时序图(16 bit UTMI接口,偶数个数据)	173
图	图 12-6 传输时序图(16bit UTMI接口,奇数个数据)	174
图	图 13-1 SPI 主控制器结构	176
图	图 14-1 SPI1 主控制器结构 <b>错记</b>	吴! 未定义书签。
图	日 17-1 UART控制器结构	192
图	图 18-1 CAN主控制器结构	198

图	19-1	AC97 应用系统	208
			错误! 未定义书签。
图	23-1	RTC结构图	223
图	26-1	看门狗的结构图	233
冬	27-1	1F 时钟产生模块	235

### 表目录

表	2-1 芯片引脚PAD的排布列表	9
表	2-2 系统时钟引脚定义	20
表	2-3 LCD引脚定义	20
表	2-4 PLL引脚定义	29
表	2-5 VR引脚定义	21
表	2-6 DDR引脚定义	21
表	2-7 USB引脚定义	23
表	2-8 JTAG引脚定义	24
表	2-9 GMAC0 引脚定义	24
表	2-10 GMAC1 引脚定义	24
表	2-11 AC97 引脚定义	24
表	2-12 SPI引脚定义	25
表	2-13 UART引脚定义	25
表	2-14 I2C引脚定义	25
表	2-15 CAN引脚定义	26
表	2-16 NAND flash引脚定义	26
表	2-17 PWM引脚定义	26
表	2-18 系统时钟引脚定义	26
表	2-19 系统时钟引脚定义	26
表	2-20 SATA引脚定义	28
表	2-21 ACPI引脚定义	28
表	2-22 PS2 引脚定义	29
表	2-23 VGA引脚定义	21
表	2-24 电源地引脚	29
-	3-1 AXI各模块地址分配	
表	3-2 AXI-MUX各模块地址分配	31
	3-3 APB各模块地址分配	
	4-1 CPU指令集: 访存指令	
表	4-2 CPU 指令集: 算术指令 (ALU 立即数)	36
表	4-3 CPU 指令集: 算术指令 (2 操作数)	36
表	4-4 CPU指令集: 算术指令(3 操作数, R-型)	36

表	4-5 CPU指令集: 乘法和除法指令	.37
表	4-6 CPU指令集: 跳转和分支指令	.37
表	4-7 CPU指令集: 移位指令	.38
表	4-8 CPU指令集: 特殊指令	.38
表	4-9 CPU指令集: 异常指令	.38
表	4-10 CPU指令集: CP0 指令	.39
表	4-11 GS232 的CP0 指令	.39
表	4-12 GS232IP地址空间的分配	.40
表	4-13 例外编码及寄存器修改	.42
表	4-14 例外入口地址	.43
表	4-15 GS232IP实现的CP0 寄存器	.44
表	4-16 Index寄存器各域描述	.45
表	4-17 Random寄存器各域	.46
表	4-18 EntryLo寄存器域	.46
表	4-19 Context寄存器域	.47
表	4-20 不同页大小的掩码(Mask)值	.48
表	4-21 Wired寄存器域	.49
表	4-22 HWREna寄存器域	.49
表	4-23 EntryHi寄存器域	.51
表	4-24 Status 寄存器域	.51
表	4-25 IntCtl寄存器域	.53
表	4-26 SRSCtl寄存器域	.54
表	4-27Cause寄存器域	.55
表	4-28 Cause寄存器的ExcCode域	.55
表	4-29 PRId 寄存器域	.56
表	4-30 Config0 寄存器域	.57
表	4-31 Config1 寄存器域	.58
表	4-32 Config 2 寄存器域	.59
表	4-33 Config 3 寄存器域	.59
表	4-34 Config6 寄存器域	.59
表	4-35 WatchLo寄存器域	.60
表	4-36 WatchHi寄存器域	.61
表	4-37 控制域格式	.62
表	4-38 计数使能位定义	.62

表	4-39 计数器 0/1 事件	62
表	4-40 Cache Tag寄存器域	63
表	4-41 CP0 指令	63
表	4-42 DCR寄存器域	66
表	4-43 硬件断点寄存器	68
表	4-44 IBS域描述	68
表	4-45 IBCn域描述	69
表	4-46 DBS域描述	70
表	4-47 DBCn域描述	71
表	4-48 调试例外优先级表	73
表	4-49 例外屏蔽表	74
表	4-50 Dseg划分	75
表	4-51 Dmseg的访问情况	75
表	4-52 Drseg的访问情况	75
表	4-53 调试例外中断入口地址	76
表	4-54 EJTAG指令	77
表	4-55 TAP数据寄存器	78
表	4-56 IDCODE寄存器说明	79
表	4-57 IMPCODE寄存器说明	79
表	4-58 Psz位的含义	81
表	4-59 ECR域描述	82
表	4-60 Sample寄存器说明	84
表	5-1 DDR2 SDRAM行/列地址转换	85
表	6-1 龙芯 1F访问PCI总线的地址空间划分	88
表	6-2 龙芯 1F的PCI控制器pciheader空间划分	89
表	6-3 龙芯 1F内部资源在PCI总线上的映射	90
表	22-1 寄存器设置	221
表	22-2 寄存器设置	221
表	22-3 主计数器设置	221
表	22-4 高脉冲计数器设置	221
表	22-5 低脉冲计数器设置	221
表	22-6 控制寄存器设置	222
表	29-1 1F电源域	241
表	29-2 上电配置引脚汇总	241

### 1 概述

1F 芯片是基于 GS232 处理器核的高性价比单芯片系统,可广泛应用于工业控制、家庭网关、信息家电、医疗器械和安全应用等领域。1F 用 SMIC 0.13 微米工艺实现,采用 Wire Bond BGA448 封装。

1F 片具有以下关键特性:

- 集成一个 GS232 双发射龙芯处理器核,指令和数据 L1 Cache 各 16KB
- 集成 2D GPU
- 集成两路 DC 控制器,最大分辨率可支持到 1920\*1080@60Hz/24bit
- 集成2个10M/100M/1000M 自适应GMAC
- 集成2个SATA2
- 集成 32 位 PCI, 支持主从模式
- 集成 1 个 32 位 DDR2 控制器
- 集成 4 个 USB HOST 接口, 兼容 USB2. 0 和 USB1. 1
- 集成1个8位 NAND FLASH 控制器, 最大支持 32GB
- 集成中断控制器,支持灵活的中断设置
- 集成2个SPI控制器,支持主模式,SPI0支持系统启动
- 集成 AC97 控制器
- 集成 4 位 LPC 控制器
- 集成4路UART串口
- 集成1路PS2
- 集成 3 路 I2C 控制器, 兼容 SMBUS
- 集成 2 路 CAN 总线控制器
- 集成 88 路 GPIO 端口
- 集成 1 路 RTC 接口
- 集成4路PWM控制器
- 集成 ACPI
- 集成看门狗电路

#### 1.1 体系结构框图

1F 芯片内部顶层结构由 AXI 交叉开关互连,其中 GS232、GPU/DC、PCI 和 AXI\_MUX 作为主设备通过 4X4 交叉开关连接到系统; GPU/DC、AXI\_MUX、PCI 和 DDR2 作为从设备通过 4X4 交叉开关连接到系统。在 AXI\_MUX 内部实现了多个 AHB 和 APB 模块到顶层 AXI 交叉开关的连接,其中 DMA\_MUX、GMACO、GMAC1、USB 和 SATA 被 AXI\_MUX 选择作为主设备访问交叉开关; AXI\_MUX(包括 confreg、SPI0、SPI1)、 AXI2APB、SATA、GMACO、GMAC1、USB 等作为从设备被来自 AXI\_MUX 的 主设备访问。在 AXI2APB 内部实现了系统对内部 APB 接口设备的访问,这些设备包括 Watch Dog、RTC、PWM、I2C、PS2、CAN、NAND、UART等。




图 1-1 1F 芯片结构图

#### 1.2 芯片主要功能

1F 芯片支持以下功能:

#### 1.2.1 GS232 CPU

龙芯 232 核是一款实现 MIPS32 兼容且支持 EJTAG 调试的双发射处理器,通

过采用转移预测、寄存器重命名、乱序发射、路预测的指令CACHE、非阻塞的数据 CACHE、写合并收集等技术来提高流水线的效率。

- 双发射五级流水、乱序发射、乱序执行
- 16KB 指令 Cache+16KB 数据 Cache, 4 路组相连, 指令 CACHE 支持路预测
- 6项 BRQ、16 项的 QUEUE
- 动态转移预测、地址返回栈
- 32项 JTLB, 4项 ITLB、8项 DTLB
- 两个定点 ALU 部件。
- 浮点部件支持全流水的64位浮点加法和浮点乘法运算,硬件实现浮点除法运算。
- 专门的 SIMD 型多媒体加速指令。
- 支持非阻塞的 Cache 访问技术, 4 项 load 队列、2 项 store 队列、3 项 miss 队列, 最多容忍 5 条 store 指令 Cache 不命中和 4 条 load 指令 Cache 不命中。
- 支持 cached store 指令的写合并
- 支持预取指令
- 支持流水线暂停模式
- 支持向量中断,可配置支持快速中断响应,最多8个时钟周期进入中断处理程序
- 支持 EJTAG 调试, 6 个指令断点、2 个数据断点

#### **1.2.2** DDR2

- 32 位 DDR2 控制器
- 遵守 DDR2 DDR 的行业标准(JESD79-2B)
- 支持最大 2 个物理内存 bank (由 2 个 DDR2 DDR 片选信号实现),一共含有 18 位的地址总线(即: 15 位的行列地址总线和 3 位的逻辑 Bank 总线)。
- 接口上命令、读写数据全流水操作
- 内存命令合并、排序提高整体带宽
- 配置寄存器读写端口,可以修改内存设备的基本参数

- 内建动态延迟补偿电路(DCC),用于数据的可靠发送和接收
- 支持 133-233MHZ 工作频率

#### **1.2.3** PCI

- PCI 2.2/PCIX 兼容, 32 位总线宽度, 支持 66MHz 总线频率
- 既可以做 Host (SoC), 又可以做 Device (南桥), 上电时由外面 PAD 配置
- 作为 Host 最多支持 2 个 PCI 设备
- 作为 Device 时有三个 PCI 地址窗口: IO、Memory、Prefetchable Memory。其中 Prefetchable Memory 窗口用来访问片上 DDR2。

#### 1.2.4 2D GPU

- 通过 Futuremark 认证
- 动态电源管理
- 支持 BitBLT 和 Stretch BLT
- 矩形填充
- 硬件画线
- 单色字体渲染
- ROP2, ROP3, ROP4
- Alpha 混合
- 32Kx32K 坐标系统
- 90 度旋转
- 透明支持
- YUV 色域空间转换

#### 1.2.5 LCD Controller

- 屏幕大小可达 1920\*1080
- 硬件光标
- 伽玛校正
- 最高像素时钟 172MHz
- 支持线性显示缓冲
- 上电序列控制



• 具有 VGA 和 DVI 双接口; 16 位, 24 位支持

#### **1.2.6** SATA

- 2 个独立 SATA2 的接口
- 支持 SATA 1 代 1.5Gbps 和 SATA2 代 3Gbps 的传输
- 兼容串行 ATA 2.6 规范和 AHCI 1.1 规范

#### 1.2.7 USB2.0

- 4 个独立的 USB2. 0 的 HOST ports 及 PHY
- 兼容 USB1.1 和 USB2.0
- 内部 EHCI 控制和实现高速传输可达 480Mbps
- 内部 OHCI 控制和实现全速和低速传输 12Mbps 和 1.5Mbps

#### **1.2.8** AC97

- 支持 16, 18 和 20 位采样精度,支持可变速率
- 最高达 48KHz
- 2 频道立体声输出
- 支持麦克风输入

#### 1.2.9 GMAC

- 两路 10/100/1000Mbps 自适应以太网控制器
- 双网卡均兼容 IEEE 802.3
- 对外部 PHY 实现 RGMII 和 MII 接口
- 半双工/全双工自适应
- 半双工时,支持碰撞检测与重发(CSMA/CD)协议
- 支持 CRC 校验码的自动生成与校验

#### **1.2.10** LPC

- 兼容 LPC Rev1.1 标准
- 内置 FIF0

#### **1.2.11** SPI

- 支持2路SPI接口
- 支持系统启动
- 极性和相位可编程的串行时钟
- 可在等待模式下对 SPI 进行控制

#### **1.2.12** UART

- 集成1个全功能串口、3个两线串口
- 在寄存器与功能上兼容 NS16550A
- 全双工异步数据接收/发送
- 可编程的数据格式
- 16 位可编程时钟计数器
- 支持接收超时检测
- 带仲裁的多中断系统

#### **1.2.13** I<sup>2</sup>C

- 兼容 SMBUS (100Kbps)
- 与 PHILIPS I2C 标准相兼容
- 只实现主设备操作
- 能够支持多主设备的总线
- 总线的时钟频率可编程
- 可以产生开始/停止/应答等操作
- 能够对总线的状态进行探测
- 支持低速和快速模式
- 支持7位寻址和10位寻址
- 支持时钟延伸和等待状态

#### **1.2.14** PWM

- 提供 4 路可配置 PWM 输出
- 数据宽度 24 位
- 定时器功能
- 计数器功能





- NAND FLASH 最大支持 32GB
- 数据宽度 8bit

#### **1.2.16** CAN

- 支持 2 个独立 CAN 总线接口
- 每路 CAN 接口均支持 CAN2. OA/B 协议
- 支持 CAN 协议扩展

#### 1.2.17 RTC

- 计时精确到 0.1 秒
- 可产生3个计时中断
- 支持定时开关机功能

#### **1.2.18** GPIO

- 88路GPI0
- 支持位操作

#### 1.2.19 INT controller

- 支持软件设置中断
- 支持电平与边沿触发
- 支持中断屏蔽与使能

#### **1.2.20** PS2

- 16 位可编程 5us 时钟计数器,8 位可编程 60us 时钟计数器
- 兼容第一套和第二套键盘扫描码
- 支持编码键盘和非编码键盘
- 支持二键式、三键式鼠标

#### 1.2.21 Watchdog

- 16 位计数器
- 低功耗模式暂停功能



#### **1.2.22** ACPI

- 兼容 ACPI 功耗管理规范
- 各个模块运行频率可调
- 多电压域设计(Core、RTC、Resume)
- 全芯片 Clock gating
- 支持 STR,STD 等睡眠模式

#### 1.2.23 其它

• 测试访问口控制器 JTAG



## 2 芯片引脚定义

#### 2.1 1F 引脚分布图

1F 采用 BGA448 封装形式,芯片的引脚 PAD 的排布列如下表所示:

表 2-1 芯片引脚 PAD 的排布列表

Pin Number	Net Name	X Coord	Y Coord
A01	DDR2_A05	-10500.00	10500.00
A02	DDR2_A00	-9500.00	10500.00
A03	DDR2_A07	-8500.00	10500.00
A04	DDR2_A09	-7500.00	10500.00
A05	DDR2_CKP0	-6500.00	10500.00
A06	DDR2_CKP1	-5500.00	10500.00
A07	DDR2_GATE01	-4500.00	10500.00
A08	DDR2_BA0	-3500.00	10500.00
A09	DDR2_WEN	-2500.00	10500.00
A10	DDR2_DQ16	-1500.00	10500.00
A11	DDR2_DQS2	-500.00	10500.00
A12	DDR2_DQ17	500.00	10500.00
A13	DDR2_DQ22	1500.00	10500.00
A14	GMACO_RX_CTL	2500.00	10500.00
A15	GMACO_RX2	3500.00	10500.00
A16	RSM_ACPI_EN	4500.00	10500.00
A17	ACPI_SYS_RSTN	5500.00	10500.00
A18	PLL_1_AVSS33	6500.00	10500.00
A19	PLL_1_AVDD33	7500.00	10500.00
A20	PLL_1_AVSS33	8500.00	10500.00
A21	PLL_1_AVDD33	9500.00	10500.00
A22	RTC_CLK_I	10500.00	10500.00
B01	DDR2_A06	-10500.00	9500.00
B02	DDR2_A01	-9500.00	9500.00
В03	DDR2_A08	-8500.00	9500.00
B04	DDR2_A10	-7500.00	9500.00
В05	DDR2_CKN0	-6500.00	9500.00
В06	DDR2_CKN1	-5500.00	9500.00
В07	DDR2_ODT0	-4500.00	9500.00
В08	DDR2_BA1	-3500.00	9500.00
В09	DDR2_SCSN0	-2500.00	9500.00
B10	DDR2_DQ18	-1500.00	9500.00
B11	DDR2_DQ23	-500.00	9500.00

B12	DDR2 DQ20	500.00	9500.00
B13	DDR2 DQM2	1500.00	9500.00
B14	GMACO RXO	2500.00	9500.00
B15	GMACO RX3	3500.00	9500.00
B16	XTALO	4500.00	9500.00
B17	RTC VR PD	5500.00	9500.00
B18	RTC RTCRSTN	6500.00	9500.00
B19	RTC RSMRSTN	7500.00	9500.00
B20	RTC_PWROK	8500.00	9500.00
B21	ACPI_SOC_EN	9500.00	9500.00
B22	RTC_CLK_O	10500.00	9500.00
C01	DDR2_A03	-10500.00	8500.00
C02	DDR2_A02	-9500.00	8500.00
C03	DDR2_CKE1	-8500.00	8500.00
C04	DDR2_A11	-7500.00	8500.00
C05	DDR2_A12	-6500.00	8500.00
C06	DDR2_GATE00	-5500.00	8500.00
C07	DDR2_ODT1	-4500.00	8500.00
C08	DDR2_BA2	-3500.00	8500.00
C09	DDR2_SCSN1	-2500.00	8500.00
C10	DDR2_DQ21	-1500.00	8500.00
C11	VSS	-500.00	8500.00
C12	DDR2_DQ19	500.00	8500.00
C13	VSS	1500.00	8500.00
C14	GMACO_RX1	2500.00	8500.00
C15	GMACO_RX_CLK_I	3500.00	8500.00
C16	XTALI	4500.00	8500.00
C17	VSS	5500.00	8500.00
C18	RTC_VDD3V3	6500.00	8500.00
C19	RTC_VR_CEXT	7500.00	8500.00
C20	RTC_VR_VOUT	8500.00	8500.00
C21	RSM_S3N	9500.00	8500.00
C22	RSM_S4N	10500.00	8500.00
D01	DDR2_A04	-10500.00	7500.00
D02	DDR2_A14	-9500.00	7500.00
D03	VSS	-8500.00	7500.00
D04	VSS	-7500.00	7500.00
D05	DDR2_A13	-6500.00	7500.00
D06	DDR2_GATE10	-5500.00	7500.00
D07	DDR2_CKE0	-4500.00	7500.00
D08	DDR2_RASN	-3500.00	7500.00
D09	DDR2_DQ26	-2500.00	7500.00
D10	DDR2_DQ31	-1500.00	7500.00

D11	DDR2_DQM3	-500.00	7500.00
D12	DDR2 DQ25	500.00	7500.00
D13	DDR2 DQ28	1500.00	7500.00
D14	GMACO TX CLK O	2500.00	7500.00
D15	GMACO TX2	3500.00	7500.00
D16	GMACO MDCK	4500.00	7500.00
D17	RTC_VDD3V3	5500.00	7500.00
D18	VSS	6500.00	7500.00
D19	RTC_VR_VBG	7500.00	7500.00
D20	RSM_PWRBTNN	8500.00	7500.00
D21	RSM_RIN	9500.00	7500.00
D22	RSM_REBOOTN	10500.00	7500.00
E01	DDR2_DQM0	-10500.00	6500.00
E02	DDR2_DQ06	-9500.00	6500.00
E03	DDR2_DQ11	-8500.00	6500.00
E04	DDR2_DQ12	-7500.00	6500.00
E05	DDR2_DQ09	-6500.00	6500.00
E06	DDR2_GATEI1	-5500.00	6500.00
E07	VDD1V8	-4500.00	6500.00
E08	DDR2_CASN	-3500.00	6500.00
E09	DDR2_DQ29	-2500.00	6500.00
E10	DDR2_DQ24	-1500.00	6500.00
E11	DDR2_DQS3	-500.00	6500.00
E12	DDR2_DQ30	500.00	6500.00
E13	DDR2_DQ27	1500.00	6500.00
E14	GMACO_TXO	2500.00	6500.00
E15	GMACO_TX3	3500.00	6500.00
E16	GMACO_MDIO	4500.00	6500.00
E17	VSS	5500.00	6500.00
E18	RSM_SUS_STATN	6500.00	6500.00
E19	RSM_PMEN	7500.00	6500.00
E20	RSM_LID	8500.00	6500.00
E21	SATAO_TXP	9500.00	6500.00
E22	SATAO_TXN	10500.00	6500.00
F01	DDR2_DQ03	-10500.00	5500.00
F02	DDR2_DQ04	-9500.00	5500.00
F03	DDR2_DQ01	-8500.00	5500.00
F04	DDR2_DQM1	-7500.00	5500.00
F05	DDR2_DQ14	-6500.00	5500.00
F06	VDD1V8	-5500.00	5500.00
F07	VDD1V8	-4500.00	5500.00
F08	VDD1V8	-3500.00	5500.00
F09	VDD1V8	-2500.00	5500.00

F10	VREF 0V9	-1500.00	5500.00
F11	VSS	-500.00	5500.00
F12	VSS	500.00	5500.00
F13	VREF_0V9	1500.00	5500.00
F14	GMACO TX1	2500.00	5500.00
F15	GMACO_TX_CTL	3500.00	5500.00
F16	GMACO_TX_CLK_I	4500.00	5500.00
F17	RSM_VDD3V3	5500.00	5500.00
F18	RSM_BATLOWN	6500.00	5500.00
F19	SATA_VSS	7500.00	5500.00
F20	SATA_VDD3V3	8500.00	5500.00
F21	SATAO_RXN	9500.00	5500.00
F22	SATAO_RXP	10500.00	5500.00
G01	DDR2_DQ07	-10500.00	4500.00
G02	DDR2_DQS0	-9500.00	4500.00
G03	DDR2_DQ08	-8500.00	4500.00
G04	DDR2_DQ15	-7500.00	4500.00
G05	DDR2_DQS1	-6500.00	4500.00
G06	VDD1V8	-5500.00	4500.00
G17	VSS	5500.00	4500.00
G18	RSM_VDD1V2	6500.00	4500.00
G19	SATA_RESREF	7500.00	4500.00
G20	SATA1_TXP	8500.00	4500.00
G21	SATA1_TXN	9500.00	4500.00
G22	SATA_REFCLKN	10500.00	4500.00
H01	DDR2_DQ05	-10500.00	3500.00
Н02	DDR2_DQ02	-9500.00	3500.00
Н03	DDR2_DQ00	-8500.00	3500.00
Н04	DDR2_DQ13	-7500.00	3500.00
H05	DDR2_DQ10	-6500.00	3500.00
Н06	VREF_0V9	-5500.00	3500.00
Н08	VSS	-3500.00	3500.00
Н09	VDD1V8	-2500.00	3500.00
H10	VSS	-1500.00	3500.00
H11	VDD1V8	-500.00	3500.00
H12	VSS	500.00	3500.00
H13	VDD1V8	1500.00	3500.00
H14	VSS	2500.00	3500.00
H15	VDD3V3	3500.00	3500.00
H17	USB_VDD1V2	5500.00	3500.00
H18	SATA_VDD1V2	6500.00	3500.00
H19	SATA_VSS	7500.00	3500.00
H20	SATA1_RXN	8500.00	3500.00

H21	SATA1_RXP	9500.00	3500.00
H22	SATA_REFCLKP	10500.00	3500.00
Ј01	VDD1V2	-10500.00	2500.00
Ј02	VSS	-9500.00	2500.00
Ј03	VDD1V2	-8500.00	2500.00
J04	VSS	-7500.00	2500.00
Ј05	VDD1V2	-6500.00	2500.00
Ј06	VSS	-5500.00	2500.00
Ј08	VDD1V8	-3500.00	2500.00
Ј09	VSS	-2500.00	2500.00
Ј10	VDD1V8	-1500.00	2500.00
J11	VSS	-500.00	2500.00
J12	VDD1V8	500.00	2500.00
Ј13	VSS	1500.00	2500.00
J14	VDD3V3	2500.00	2500.00
J15	VSS	3500.00	2500.00
J17	USB_VSS	5500.00	2500.00
Ј18	USB0_REXT	6500.00	2500.00
Ј19	USBO_DP	7500.00	2500.00
Ј20	USBO_DM	8500.00	2500.00
J21	USB0_X0	9500.00	2500.00
J22	USBO_XI	10500.00	2500.00
K01	VSS	-10500.00	1500.00
K02	VDD1V2	-9500.00	1500.00
К03	VSS	-8500.00	1500.00
K04	VDD1V2	-7500.00	1500.00
K05	VSS	-6500.00	1500.00
K06	VDD1V2	-5500.00	1500.00
K08	VSS	-3500.00	1500.00
K09	VDD1V2	-2500.00	1500.00
K10	VSS	-1500.00	1500.00
K11	VDD1V2	-500.00	1500.00
K12	VSS	500.00	1500.00
K13	VDD3V3	1500.00	1500.00
K14	VSS	2500.00	1500.00
K15	VDD3V3	3500.00	1500.00
K17	USB_VDD1V2	5500.00	1500.00
K18	USB1_REXT	6500.00	1500.00
K19	USB1_DP	7500.00	1500.00
K20	USB1_DM	8500.00	1500.00
K21	USB1_X0	9500.00	1500.00
K22	USB1_XI	10500.00	1500.00
L01	PCI_AD02	-10500.00	500.00

L02	PCI AD03	-9500.00	500.00
L03	PCI AD04	-8500.00	500.00
L04	PCI AD00	-7500.00	500.00
L05	PCI AD01	-6500, 00	500.00
L06	VSS	-5500.00	500.00
L08	VDD1V2	-3500.00	500.00
L09	VSS	-2500.00	500.00
L10	VDD1V2	-1500.00	500.00
L11	VSS	-500.00	500.00
L12	VDD3V3	500.00	500.00
L13	VSS	1500.00	500.00
L14	VDD3V3	2500.00	500.00
L15	VSS	3500.00	500.00
L17	USB_VSS	5500.00	500.00
L18	USB_AVSS33	6500.00	500.00
L19	USB_AVDD33	7500.00	500.00
L20	USB_AVSS33	8500.00	500.00
L21	USB_AVDD33	9500.00	500.00
L22	USB_AVSS33	10500.00	500.00
MO1	PCI_AD07	-10500.00	-500.00
M02	PCI_CBEN0	-9500.00	-500.00
M03	PCI_AD08	-8500.00	-500.00
M04	PCI_AD05	-7500.00	-500.00
M05	PCI_AD06	-6500.00	-500.00
M06	VDD3V3	-5500.00	-500.00
M08	VSS	-3500.00	-500.00
M09	VDD1V2	-2500.00	-500.00
M10	VSS	-1500.00	-500.00
M11	VDD1V2	-500.00	-500.00
M12	VSS	500.00	-500.00
M13	VDD3V3	1500.00	-500.00
M14	VSS	2500.00	-500.00
M15	VDD3V3	3500.00	-500.00
M17	USB_AVDD33	5500.00	-500.00
M18	USB2_REXT	6500.00	-500.00
M19	USB2_DP	7500.00	-500.00
M20	USB2_DM	8500.00	-500.00
M21	USB2_X0	9500.00	-500.00
M22	USB2_XI	10500.00	-500.00
N01	PCI_AD12	-10500.00	-1500.00
N02	PCI_AD13	-9500.00	-1500.00
N03	PCI_AD14	-8500.00	-1500.00
N04	PCI_AD09	-7500.00	-1500.00

N05	PCI_AD10	-6500.00	-1500.00
N06	PCI_AD11	-5500.00	-1500.00
N08	VDD1V2	-3500.00	-1500.00
N09	VSS	-2500.00	-1500.00
N10	VDD1V2	-1500.00	-1500.00
N11	VSS	-500.00	-1500.00
N12	VDD3V3	500.00	-1500.00
N13	VSS	1500.00	-1500.00
N14	VDD3V3	2500.00	-1500.00
N15	VSS	3500.00	-1500.00
N17	USB_AVSS33	5500.00	-1500.00
N18	USB3_REXT	6500.00	-1500.00
N19	USB3_DP	7500.00	-1500.00
N20	USB3_DM	8500.00	-1500.00
N21	USB3_X0	9500.00	-1500.00
N22	USB3_XI	10500.00	-1500.00
P01	PCI_PAR	-10500.00	-2500.00
P02	PCI_SERR	-9500.00	-2500.00
P03	PCI_PERR	-8500.00	-2500.00
P04	PCI_AD15	-7500.00	-2500.00
P05	PCI_CBEN1	-6500.00	-2500.00
P06	VSS	-5500.00	-2500.00
P08	VSS	-3500.00	-2500.00
P09	VDD3V3	-2500.00	-2500.00
P10	VSS	-1500.00	-2500.00
P11	VDD3V3	-500.00	-2500.00
P12	VSS	500.00	-2500.00
P13	VDD3V3	1500.00	-2500.00
P14	VSS	2500.00	-2500.00
P15	VDD3V3	3500.00	-2500.00
P17	USB_AVDD33	5500.00	-2500.00
P18	USB3_OVRCUR	6500.00	-2500.00
P19	USB2_OVRCUR	7500.00	-2500.00
P20	USB1_OVRCUR	8500.00	-2500.00
P21	USB0_OVRCUR	9500.00	-2500.00
P22	TEST_JTAG_SEL	10500.00	-2500.00
R01	PCI_TRDYN	-10500.00	-3500.00
R02	PCI_IRDYN	-9500.00	-3500.00
R03	PCI_FRAMEN	-8500.00	-3500.00
R04	PCI_STOPN	-7500.00	-3500.00
R05	PCI_DEVSELN	-6500.00	-3500.00
R06	VDD3V3	-5500.00	-3500.00
R08	VDD3V3	-3500.00	-3500.00

R09	VSS	-2500.00	-3500.00
R10	VDD3V3	-1500.00	-3500.00
R11	VSS	-500.00	-3500.00
R12	VDD3V3	500.00	-3500.00
R13	VSS	1500.00	-3500.00
R14	VDD3V3	2500.00	-3500.00
R15	VSS	3500.00	-3500.00
R17	EJTAG_TRST	5500.00	-3500.00
R18	EJTAG_TDO	6500.00	-3500.00
R19	EJTAG_TDI	7500.00	-3500.00
R20	EJTAG_TCK	8500.00	-3500.00
R21	EJTAG_TMS	9500.00	-3500.00
R22	INTN1	10500.00	-3500.00
T01	PCI_AD18	-10500.00	-4500.00
T02	PCI_AD19	-9500.00	-4500.00
T03	PCI_AD20	-8500.00	-4500.00
T04	PCI_CBEN2	-7500.00	-4500.00
T05	PCI_AD16	-6500.00	-4500.00
T06	PCI_AD17	-5500.00	-4500.00
T17	TEST_BIST_CLK	5500.00	-4500.00
T18	TEST_CFG_MODEN	6500.00	-4500.00
T19	TEST_PHY_CLK	7500.00	-4500.00
T20	TEST_SCAN_MODEN	8500.00	-4500.00
T21	INTNO	9500.00	-4500.00
T22	PWM3	10500.00	-4500.00
U01	PCI_AD23	-10500.00	-5500.00
U02	PCI_CBEN3	-9500.00	-5500.00
U03	PCI_AD24	-8500.00	-5500.00
U04	PCI_AD21	-7500.00	-5500.00
U05	PCI_AD22	-6500.00	-5500.00
U06	VSS	-5500.00	-5500.00
U07	VSS	-4500.00	-5500.00
U08	VSS	-3500.00	-5500.00
U09	LCD_DAT_B3	-2500.00	-5500.00
U10	LCD_DAT_G1	-1500.00	-5500.00
U11	LCD_DAT_G7	-500.00	-5500.00
U12	LCD_DAT_R5	500.00	-5500.00
U13	LCD_EN	1500.00	-5500.00
U14	SPI1_CS	2500.00	-5500.00
U15	SPI1_CLK	3500.00	-5500.00
U16	SPIO_MOSI	4500.00	-5500.00
U17	UART3_RX	5500.00	-5500.00
U18	UART2_RX	6500.00	-5500.00

U19	I2C_SCL	7500.00	-5500.00
U20	AC97_DATA_0	8500.00	-5500.00
U21	PWMO	9500.00	-5500.00
U22	PWM2	10500.00	-5500.00
V01	PCI_AD26	-10500.00	-6500.00
V02	PCI_AD27	-9500.00	-6500.00
V03	PCI_AD28	-8500.00	-6500.00
V04	PCI_AD25	-7500.00	-6500.00
V05	VGA_A3V3	-6500.00	-6500.00
V06	VGA_A3V3	-5500.00	-6500.00
V07	VGA_A3V3	-4500.00	-6500.00
V08	VGA_HSYNC	-3500.00	-6500.00
V09	LCD_DAT_B4	-2500.00	-6500.00
V10	LCD_DAT_G2	-1500.00	-6500.00
V11	LCD_DAT_R0	-500.00	-6500.00
V12	LCD_DAT_R6	500.00	-6500.00
V13	GMAC1_TX_CLK_I	1500.00	-6500.00
V14	SPI1_MISO	2500.00	-6500.00
V15	SPIO_CLK	3500.00	-6500.00
V16	SPIO_MISO	4500.00	-6500.00
V17	UART3_TX	5500.00	-6500.00
V18	UART2_TX	6500.00	-6500.00
V19	I2C_SDA	7500.00	-6500.00
V20	AC97_BIT_CLK	8500.00	-6500.00
V21	PWM1	9500.00	-6500.00
V22	LPC_AD0	10500.00	-6500.00
WO1	PCI_AD30	-10500.00	-7500.00
W02	PCI_AD31	-9500.00	−7500 <b>.</b> 00
W03	PCI_GNTN0	-8500.00	−7500 <b>.</b> 00
W04	PCI_AD29	-7500.00	−7500 <b>.</b> 00
W05	PLL_2_AVDD33	-6500.00	-7500.00
W06	VGA_VREFIN	-5500.00	-7500.00
W07	VGA_VSYNC	-4500.00	−7500 <b>.</b> 00
W08	VGA_EN	-3500.00	−7500 <b>.</b> 00
W09	LCD_DAT_B5	-2500.00	−7500 <b>.</b> 00
W10	LCD_DAT_G3	-1500.00	−7500 <b>.</b> 00
W11	LCD_DAT_R1	-500.00	-7500.00
W12	LCD_DAT_R7	500.00	-7500.00
W13	GMAC1_TX_CLK_O	1500.00	−7500 <b>.</b> 00
W14	SPI1_MOSI	2500.00	-7500.00
W15	SPIO_CS	3500.00	-7500.00
W16	UART1_RX	4500.00	−7500 <b>.</b> 00
W17	UARTO_RX	5500.00	−7500 <b>.</b> 00

W18	UARTO RTS	6500.00	-7500.00
W19	KB DAT	7500.00	-7500.00
W20	AC97 DATA I	8500.00	-7500.00
W21	LPC SERIRQN	9500.00	-7500.00
W22	LPC AD1	10500.00	-7500.00
Y01	PCI RESETN	-10500.00	-8500.00
Y02	N/A	-9500.00	-8500.00
Y03	N/A	-8500.00	-8500.00
Y04	PCI_REQN0	-7500.00	-8500.00
Y05	VSS	-6500.00	-8500.00
Y06	VGA_VREFOUT	-5500.00	-8500.00
Y07	VGA_B	-4500.00	-8500.00
Y08	LCD_DAT_B0	-3500.00	-8500.00
Y09	LCD_DAT_B6	-2500.00	-8500.00
Y10	LCD_DAT_G4	-1500.00	-8500.00
Y11	LCD_DAT_R2	-500.00	-8500.00
Y12	LCD_HSYNC	500.00	-8500.00
Y13	GMAC1_RX_CLK_I	1500.00	-8500.00
Y14	NAND_RD	2500.00	-8500.00
Y15	NAND_D7	3500.00	-8500.00
Y16	UART1_TX	4500.00	-8500.00
Y17	UARTO_DSR	5500.00	-8500.00
Y18	UARTO_RI	6500.00	-8500.00
Y19	KB_CLK	7500.00	-8500.00
Y20	AC97_SYNC	8500.00	-8500.00
Y21	CAN1_RX	9500.00	-8500.00
Y22	LPC_AD2	10500.00	-8500.00
AAO1	N/A	-10500.00	-9500.00
AA02	N/A	-9500.00	-9500.00
AAO3	PCI_GNTN1	-8500.00	-9500.00
AA04	VSS	-7500.00	-9500.00
AA05	PLL_2_AVDD33	-6500.00	-9500.00
AA06	VGA_REXT	-5500.00	-9500.00
AA07	VGA_G	-4500.00	-9500.00
AA08	LCD_DAT_B1	-3500.00	-9500.00
AA09	LCD_DAT_B7	-2500.00	-9500.00
AA10	LCD_DAT_G5	-1500.00	-9500.00
AA11	LCD_DAT_R3	-500.00	-9500.00
AA12	LCD_VSYNC	500.00	-9500.00
AA13	NAND_ALE	1500.00	-9500.00
AA14	NAND_CE	2500.00	-9500.00
AA15	NAND_D6	3500.00	-9500.00
AA16	UART1_RTS	4500.00	−9500 <b>.</b> 00

AA17	UARTO TX	5500.00	-9500.00
AA18	UARTO_CTS	6500.00	-9500.00
AA19	MS_DAT	7500.00	-9500.00
AA20	AC97_RESET	8500.00	-9500.00
AA21	CAN1_TX	9500.00	-9500.00
AA22	LPC_AD3	10500.00	-9500.00
AB01	PCI_REQN1	-10500.00	-10500.00
AB02	PCI_CLK	-9500.00	-10500.00
AB03	PCI_IDSEL	-8500.00	-10500.00
AB04	PLL_2_AVDD33	-7500.00	-10500.00
AB05	VSS	-6500.00	-10500.00
AB06	VGA_COMP	-5500.00	-10500.00
AB07	VGA_R	-4500.00	-10500.00
AB08	LCD_DAT_B2	-3500.00	-10500.00
AB09	LCD_DAT_G0	-2500.00	-10500.00
AB10	LCD_DAT_G6	-1500.00	-10500.00
AB11	LCD_DAT_R4	-500.00	-10500.00
AB12	LCD_CLK	500.00	-10500.00
AB13	NAND_WR	1500.00	-10500.00
AB14	NAND_CLE	2500.00	-10500.00
AB15	NAND_RDY	3500.00	-10500.00
AB16	UART1_CTS	4500.00	-10500.00
AB17	UARTO_DTR	5500.00	-10500.00
AB18	UARTO_DCD	6500.00	-10500.00
AB19	MS_CLK	7500.00	-10500.00
AB20	CANO_RX	8500.00	-10500.00
AB21	CANO_TX	9500.00	-10500.00
AB22	LPC_FRAMEN	10500.00	-10500.00

### 2.2 系统相关引脚定义(8)


表 2-2 系统时钟引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	XTALI	I			33MHz	外部晶振时钟输入	core
2	XTALO	0			33MHz	外部晶振时钟回送	core
3	RTC_CKI	1			32KHz	RTC 时钟输入	RTC
4	RTC_CKO	0			32KHz	RTC 时钟回送	RTC
5	INTN0	В				中断 0	core
6	INTN1	В				中断 1	core
7	TEST_CFG	I				测试模块	core
8	TEST_BIST_CLK	I			25MHz	BIST 时钟	core
	TEST_PHY_CLK	1			25MHz	PHY 测试时钟	core
	TEST_SCAN_M ODEn	ı				扫描模式	core

#### 2.3 LCD Controller DVI 接口引脚定义 (28)

表 2-3 LCD Controller DVI 接口引脚定义

表 2-3 LCD Controller DVI 接口引脚走又								
信号名称	方向	复用	上下拉	频率	描述	电压域		
LCD_CLK	В			172MHz	LCD 时钟	core		
LCD_V	В			172MHz	LCD 列同步	core		
LCD_H	В			172MHz	LCD 行同步	core		
LCD_EN	В			172MHz	LCD 可视使能信号	core		
LCD_B0	В			172MHz	LCD_BLUE0	core		
LCD_B1	В			172MHz	LCD_BLUE1	core		
LCD_B2	В			172MHz	LCD_BLUE2	core		
LCD_B3	В			172MHz	LCD_BLUE3	core		
LCD_B4	В			172MHz	LCD_BLUE4	core		
LCD_B5	В			172MHz	LCD_BLUE5	core		
LCD_B6	В			172MHz	LCD_BLUE6	core		
LCD_B7	В			172MHz	LCD_BLUE7	core		
LCD_G0	В			172MHz	LCD_GREEN0	core		
LCD_G1	В			172MHz	LCD_GREEN1	core		
LCD_G2	В			172MHz	LCD_GREEN2	core		
LCD_G3	В			172MHz	LCD_GREEN3	core		
LCD_G4	В			172MHz	LCD_GREEN4	core		
LCD_G5	В			172MHz	LCD_GREEN5	core		
LCD_G6	В			172MHz	LCD_GREEN6	core		
LCD_G7	В			172MHz	LCD_GREEN7	core		
LCD_R0	В			172MHz	LCD_RED0	core		
LCD_R1	В			172MHz	LCD_RED1	core		
LCD_R2	В			172MHz	LCD_RED2	core		
LCD_R3	В			172MHz	LCD_RED3	core		
	信号名称  LCD_CLK  LCD_V  LCD_H  LCD_EN  LCD_B0  LCD_B1  LCD_B2  LCD_B3  LCD_B4  LCD_B5  LCD_B6  LCD_B7  LCD_G0  LCD_G1  LCD_G2  LCD_G3  LCD_G3  LCD_G4  LCD_G5  LCD_G5  LCD_CB5  LCD_CB6  LCD_CD_CCD_CCD  LCD_CCCD_CCCD  LCD_CCCCCCCCCC	信号名称 方向  LCD_CLK B  LCD_V B  LCD_H B  LCD_EN B  LCD_B0 B  LCD_B1 B  LCD_B2 B  LCD_B3 B  LCD_B5 B  LCD_B6 B  LCD_B6 B  LCD_G0 B  LCD_G0 B  LCD_G1 B  LCD_G2 B  LCD_G2 B  LCD_G3 B  LCD_G3 B  LCD_G4 B  LCD_G5 B  LCD_G6 B  LCD_G6 B  LCD_G7 B  LCD_R0 B  LCD_R0 B  LCD_R1 B  LCD_R1 B  LCD_R2 B  LCD_R2 B  LCD_R3 B  LCD_R4 B  LCD_R5 B  LCD_R5 B  LCD_R6 B  LCD_R6 B  LCD_R6 B  LCD_R7 B  LCD_R0 B  LCD_R0 B  LCD_R1 B  LCD_R2 B	信号名称 方向 复用  LCD_CLK B LCD_V B LCD_H B LCD_EN B LCD_B0 B LCD_B1 B LCD_B2 B LCD_B3 B LCD_B4 B LCD_B5 B LCD_B6 B LCD_G0 B LCD_G0 B LCD_G1 B LCD_G1 B LCD_G2 B LCD_G2 B LCD_G3 B LCD_G3 B LCD_G4 B LCD_G4 B LCD_G6 B LCD_G6 B LCD_G7 B LCD_R0 B LCD_R1 B LCD_R1 B LCD_R1 B LCD_R2 B LCD_R2 B LCD_R3 B LCD_R4 B LCD_R5 B LCD_R6 B LCD_R6 B LCD_R1 B LCD_R1 B LCD_R1 B LCD_R1 B LCD_R2 B	信号名称	信号名称	信号名称 方向 复用 上下拉 頻率 描述  LCD_CLK B 172MHz LCD 时钟  LCD_V B 172MHz LCD 列同步  LCD_H B 172MHz LCD 列同步  LCD_EN B 172MHz LCD 可视使能信号  LCD_BO B 172MHz LCD_BLUEO  LCD_B1 B 172MHz LCD_BLUE1  LCD_B2 B 172MHz LCD_BLUE2  LCD_B3 B 172MHz LCD_BLUE3  LCD_B4 B 172MHz LCD_BLUE4  LCD_B5 B 172MHz LCD_BLUE5  LCD_B6 B 172MHz LCD_BLUE5  LCD_B7 B 172MHz LCD_BLUE6  LCD_G0 B 172MHz LCD_BLUE7  LCD_G2 B 172MHz LCD_GREEN0  LCD_G3 B 172MHz LCD_GREEN1  LCD_G4 B 172MHz LCD_GREEN3  LCD_G5 B 172MHz LCD_GREEN4  LCD_G6 B 172MHz LCD_GREEN5  LCD_G6 B 172MHz LCD_GREEN5  LCD_G7 B 172MHz LCD_GREEN6  LCD_G7 B 172MHz LCD_GREEN7  LCD_CR0 B 172MHz LCD_GREEN6  LCD_G7 B 172MHz LCD_GREEN7  LCD_CR0 B 172MHz LCD_GREEN7  LCD_CR0 B 172MHz LCD_GREEN6  LCD_G7 B 172MHz LCD_GREEN7  LCD_CR0 B 172MHz LCD_GREEN7  LCD_R0 B 172MHz LCD_GREEN7  LCD_R1 B 172MHz LCD_RED0  LCD_R1 B 172MHz LCD_RED1		



#### 2.4 VGA 引脚定义(10)

表 2-6 VGA 引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	VGA_B	0				BLUE	core
2	VGA_G	0				GREEN	core
3	VGA_R	0				RED	Core
4	VGA_COMP	I				补偿电容	Core
5	VGA_EN	0				输出使能	core
6	VGA_HSYNC	0				行同步	core
7	VGA_REXT	1				外部电阻	Core
8	VGA_VREFIN	I				参考输入 1.22v	Core
9	VGA_VREFOUT	0				参考输出 1.22v	core
10	VGA_VSYNC	0				列同步	core

#### 2.5 VR 引脚定义 (6)

表 2-4 VR 引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	VR_VDDD-0	I		RTC_VDD33		电源	VR_VDDD-0
2	VR_VDDA-0	I		RTC_VSS33		电源	VR_VDDA-0
3	VR_VDDA-1	I		RTC_VDD33		电源	VR_VDDA-1
4	VR_VDDD-1	I		RTC_VSS33		电源	VR_VDDD-1
5	VR_VOUT	0		RTC_VR_VOUT		外接 10nf 电容	VR_VOUT
6	VR_TOCAP	0		RTC_VR_CEXT		外接 4.7uf 电容	VR_TOCAP

#### 2.6 DDR2 引脚定义 (75)

表 2-5 DDR 引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	DQ00	В			267MHz	外部存储数据总线第0位	
2	DQ01	В			267MHz	外部存储数据总线第1位	
3	DQ02	В			267MHz	外部存储数据总线第2位	
4	DQ03	В			267MHz	外部存储数据总线第3位	
5	DQ04	В			267MHz	外部存储数据总线第4位	
6	DQ05	В			267MHz	外部存储数据总线第5位	
7	DQ06	В			267MHz	外部存储数据总线第6位	
8	DQ07	В			267MHz	外部存储数据总线第7位	
9	DQ08	В			267MHz	外部存储数据总线第8位	
10	DQ09	В			267MHz	外部存储数据总线第9位	

J				
11	DQ10	В	267MHz	外部存储数据总线第 10 位
12	DQ11	В	267MHz	外部存储数据总线第 11 位
13	DQ12	В	267MHz	外部存储数据总线第 12 位
14	DQ13	В	267MHz	外部存储数据总线第 13 位
15	DQ14	В	267MHz	外部存储数据总线第 14 位
16	DQ15	В	267MHz	外部存储数据总线第 15 位
17	DQ16	В	267MHz	外部存储数据总线第 16 位
18	DQ17	В	267MHz	外部存储数据总线第 17 位
19	DQ18	В	267MHz	外部存储数据总线第 18 位
20	DQ19	В	267MHz	外部存储数据总线第19位
21	DQ19	В	267MHz	外部存储数据总线第 20 位
22	DQ21	В	267MHz	外部存储数据总线第 21 位
23	DQ21	В	267MHz	外部存储数据总线第22位
24	DQ22	В	267MHz	外部存储数据总线第 23 位
25	DQ23 DQ24	В	267MHz	外部存储数据总线第 24 位
26	DQ24 DQ25	В	267MHz	外部存储数据总线第 25 位
27	DQ25 DQ26	В	267MHz	外部存储数据总线第 26 位
28		В		外部存储数据总线第 27 位
29	DQ27	В	267MHz	外部存储数据总线第 28 位
30	DQ28	<del>                                     </del>	267MHz	外部存储数据总线第 29 位
31	DQ29	В	267MHz	外部存储数据总线第30位
32	DQ30	В	267MHz	
<u> </u>	DQ31	В	267MHz	外部存储数据总线第 31 位
33	A00	0	267MHz	外部存储地址总线第0位
34	A01	0	267MHz	外部存储地址总线第1位
35	A02	0	267MHz	外部存储地址总线第2位
36	A03	0	267MHz	外部存储地址总线第3位
37	A04	0	267MHz	外部存储地址总线第4位
38	A05	0	267MHz	外部存储地址总线第5位
39	A06	0	267MHz	外部存储地址总线第6位
40	A07	0	267MHz	外部存储地址总线第7位
41	A08	0	267MHz	外部存储地址总线第8位
42	A09	0	267MHz	外部存储地址总线第9位
_	A10	0	267MHz	外部存储地址总线第 10 位
44	A11	0	267MHz	外部存储地址总线第 11 位
45	A12	0	267MHz	外部存储地址总线第 12 位
46	A13	0	267MHz	外部存储地址总线第 13 位
47	A14	0	267MHz	外部存储地址总线第 14 位
48	DQS0	В	267MHz	输入输出数据 strobe 信号
49	DQS1	В	267MHz	输入输出数据 strobe 信号
50	DQS2	В	267MHz	输入输出数据 strobe 信号
51	DQS3	В	267MHz	输入输出数据 strobe 信号
52	DQM0	0	267MHz	写数据屏蔽信号
53	DQM1	0	267MHz	写数据屏蔽信号
54	DQM2	0	267MHz	写数据屏蔽信号
55	DQM3	0	267MHz	写数据屏蔽信号
56	CKp0	0	267MHz	时钟信号
57	CKn0	0	267MHz	时钟信号
58	CKp1	0	267MHz	时钟信号
59	CKn1	0	267MHz	时钟信号
60	CKE0	0	267MHz	时钟有限信号
61				
01	CKE1	0	267MHz	时钟有限信号

62	ODT0	0	267MHz	
63	ODT1	0	267MHz	
64	SCSn0	0	267MHz	片选信号
65	SCSn1	0	267MHz	片选信号
66	BA0	0	267MHz	bank 选择信号
67	BA1	0	267MHz	bank 选择信号
68	BA2	0	267MHz	bank 选择信号
69	RASn	0	267MHz	行选择
70	CASn	0	267MHz	列选择
71	WEn	0	267MHz	写信号
72	GATEI0	I	267MHz	
73	GATEI1	1	267MHz	
74	GATEO0	0	267MHz	
75	GATEO1	0	267MHz	

# 2.7 USB 引脚定义(24)

表 2-6 USB 引脚定义

NI -	信号名称	方向			頻率	描述	中口持
No.			复用	上下拉		,,, =	电压域
1	USBO_DM	I/O			480MHz	USB0 差分数据	
2	USB0_DP	I/O			480MHz	USB0 差分数据	
3	USB0_OVRCUR	ı				USB0 过流	
4	USB0_REXT					USB0 外部电容	
5	USBO_XI					USB0 接地输入	
6	USB0_X0	I			12MHz	USB0 时钟输入	
7	USB1_DM	I/O			480MHz	USB1 差分数据	
8	USB1_DP	I/O			480MHz	USB1 差分数据	
9	USB1_OVRCUR	I				USB1 过流	
10	USB1_REXT					USB1 外部电容	
11	USB1_XI					USB1 接地输入	
12	USB1_X0	I			12MHz	USB1 时钟输入	
13	USB2_DM	I/O			480MHz	USB2 差分数据	
14	USB2_DP	I/O			480MHz	USB2 差分数据	
15	USB2_OVRCUR	I				USB2 过流	
16	USB2_REXT					USB2 外部电容	
17	USB2_XI					USB2 接地输入	
18	USB2_X0	I			12MHz	USB2 时钟输入	
19	USB3_DM	I/O			480MHz	USB3 差分数据	
20	USB3_DP	I/O			480MHz	USB3 差分数据	
21	USB3_OVRCUR	I				USB3 过流	
22	USB3_REXT					USB3 外部电容	
23	USB3_XI					USB3 接地输入	
24	USB3_X0	1			12MHz	USB3 时钟输入	



# 2.8 JTAG 引脚定义(6)

表 2-7 JTAG 引脚定义

No.	信号名称	方向	复用	上下 拉	频率	描述	电压域
1	TCK	Ι		PU	30MHz	TAP 时钟(内置上拉)	core
2	TRST	Ι		PU	30MHz	TAP 复位(内置上拉)	core
3	TDI	Ι		PU	30MHz	TAP 数据输入(内置上拉)	core
4	TDO	0			30MHz	TAP 数据输出	core
5	TMS	1		PU	30MHz	TAP 工作模式(内置上拉)	core
6	JTAG_SEL	I			30MHz	JTAG/EJTAG 选择	core

# 2.9 GMAC0 引脚定义(15)

表 2-8 GMAC0 引脚定义

	7,										
No.	信号名称	方	复用	上下拉	频率	描述	电压				
110.		向					域				
1	GMAC0_TCKI	I			125MHz	GMAC 传输时钟输入	core				
2	GMAC0_TCKO	0			125MHz	GMAC 传输时钟输出	core				
3	GMAC0_TX0	0			125MHz	GMAC 传输数据输出 0	core				
4	GMAC0_TX1	0			125MHz	GMAC 传输数据输出 1	core				
5	GMAC0_TX2	0			125MHz	GMAC 传输数据输出 2	core				
6	GMAC0_TX3	0			125MHz	GMAC 传输数据输出 3	core				
7	GMAC0_TCTL	0			125MHz	GMAC 传输控制	core				
8	GMAC0_RCKI	I			125MHz	GMAC 接收时钟输入	core				
9	GMAC0_RX0	I			125MHz	GMAC 接收数据输入 0	core				
10	GMAC0_RX1	I			125MHz	GMAC 接收数据输入1	core				
11	GMAC0_RX2	I			125MHz	GMAC 接收数据输入 2	core				
12	GMAC0_RX3	I			125MHz	GMAC 接收数据输入3	core				
13	GMAC0_RCTL	ı			125MHz	GMAC 接受控制	core				
14	GMAC0_MDC	0			1MHz	读写 PHY 的时钟信号	core				
15	GMAC0_MDIO	В			1MHz	读写 PHY 的数据信号	core				

# 2.10 GMAC1 引脚定义(3)


表 2-9 GMAC1 引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	OMAGA TOKI	123			4051411-	GMAC1 传输时钟输入	core
1	GMAC1_TCKI	ı			125MHz	GIVIACI 传制的钟制八	COLE
2	GMAC1_TCKO	0			125MHz	GMAC1 传输时钟输出	core
3	GMAC1_RCKI	I			125MHz	GMAC1 接收时钟输入	core

# 2.11 AC97 引脚定义(5)

表 2-10 AC97 引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	AC97_BCK	I			12MHz	AC97 时钟输入	core
2	AC97 DI	В			12MHz	AC97 数据输入	core



# 2.12 SPI 引脚定义(8)

表 2-11 SPI 引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	SPI0_CLK	В			62.5MHz	SPI0 时钟	core
2	SPI0_MISO	В			62.5MHz	SPI0 主出从入数据	core
3	SPI0_MOSI	В			62.5MHz	SPI0 主入从出数据	core
4	SPI0_CS0	В			62.5MHz	SPI0 选通信号 0	core
5	SPI1_CLK	В			62.5MHz	SPI1 时钟	core
6	SPI1_MISO	В			62.5MHz	SPI1 主出从入数据	core
7	SPI1_MOSI	В			62.5MHz	SPI1 主入从出数据	core
8	SPI1_CS0	В			62.5MHz	SPI1 选通信号 0	core

# 2.13 UART 引脚定义(16)

表 2-12 UART 引脚定义

					115-17-25-4		
No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	URT0_RX	В			1MHz	UART0 发送数据	core
2	URT0_TX	В			1MHz	UART0 接收数据	core
3	URT0_RTS	В			1MHz	UARTO 请求发送	core
4	URT0_CTS	В			1MHz	UARTO 允许发送	core
5	URT0_DSR	В			1MHz	UARTO 设备准备好	core
6	URT0_DTR	В			1MHz	UARTO 终端准备好	core
7	URT0_DCD	В			1MHz	UART0 载波检测	core
8	URT0_RI	В			1MHz	UART0 振铃提示	core
9	URT1_TX	В			1MHz	UART1 发送数据	core
10	URT1_RX	В			1MHz	UART1 接收数据	core
11	URT1_RTS	В			1MHz	UART1 请求发送	core
12	URT1_CTS	В			1MHz	UART1 允许发送	core
13	URT2_TX	В			1MHz	UART2 发送数据	core
14	URT2_RX	В			1MHz	UART2 接收数据	core
15	URT3_TX	В			1MHz	UART3 发送数据	core
16	URT3_RX	В			1MHz	UART3 接收数据	core

# 2.14 I2C 引脚定义(2)

表 2-13 I2C 引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域				
1	SCL	В			1MHz	第一路 I2C 时钟	core				
2	SDA	В			1MHz	第一路 I2C 数据	core				



# 2.15 CAN 引脚定义(4)

表 2-14 CAN 引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	CAN0_RX	В			1MHz	CANO 接受数据输入	core
2	CAN0_TX	В			1MHz	CANO 传输数据输出	core
3	CAN1_RX	В			1MHz	CAN1 接受数据输入	core
4	CAN1_TX	В			1MHz	CAN1 传输数据输出	core

# 2.16 NAND 引脚定义(8)

表 2-15 NAND flash 引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域						
1	NAND_CLE	В			62.5MHz	NAND 读信号	core						
2	NAND_ALE	В			62.5MHz	NAND 写信号	core						
3	NAND_RD	В			62.5MHz	NAND 命令锁存	core						
4	NAND_WR	В			62.5MHz	NAND 地址锁存	core						
5	NAND_CE	В			62.5MHz	NAND 片选信号	core						
6	NAND_RDY	В			62.5MHz	NAND 忙信号	core						
7	NAND_D6	В			62.5MHz	NAND 数据信号 6	core						
8	NAND_D7	В			62.5MHz	NAND 数据信号 7	core						

# 2.17 PWM 引脚定义(4)

表 2-16 PWM 引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	PWM0	В			62.5MHz	PWM0 波形输出	core
2	PWM1	В			62.5MHz	PWM1 波形输出	core
3	PWM2	В			62.5MHz	PWM2 波形输出	core
4	PWM3	В			62.5MHz	PWM3 波形输出	core

# 2.18 LPC 引脚定义(6)

表 2-17 系统时钟引脚定义

	————————————————————————————————————												
No.	信号名称	方向	复用	上下拉	频率	描述	电压域						
1	LPC_AD0	I			33MHz	LPC 地址数据线 0	core						
2	LPC_AD1	0			33MHz	LPC 地址数据线 1	core						
3	LPC_AD2	I			33MHz	LPC 地址数据线 2	Core						
4	LPC_AD3	0			33MHz	LPC 地址数据线 3	Core						
5	LPC_FRAMEn	I			33MHz	LPC 帧信号	core						
6	LPC_SERIRQn	I			33MHz	LPC 对外部请求	core						

## 2.19 PCI 引脚定义 (51)

表 2-18 系统时钟引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域
-----	------	----	----	-----	----	----	-----

-						
1	PCI_AD0	BPCI		66MHz	数据地址线 0	core
2	PCI_AD1	BPCI		66MHz	数据地址线1	core
3	PCI_AD2	BPCI		66MHz	数据地址线2	core
4	PCI_AD4	BPCI		66MHz	数据地址线 4	core
5	PCI_AD5	BPCI		66MHz	数据地址线 5	core
6	PCI_AD6	BPCI		66MHz	数据地址线 6	core
7	PCI_AD7	BPCI		66MHz	数据地址线7	core
8	PCI_AD8	BPCI		66MHz	数据地址线8	core
9	PCI_AD9	BPCI		66MHz	数据地址线 9	core
10	PCI_AD10	BPCI		66MHz	数据地址线 10	core
11	PCI_AD11	BPCI		66MHz	数据地址线 11	core
12	PCI_AD12	BPCI		66MHz	数据地址线 12	core
13	PCI_AD13	BPCI		66MHz	数据地址线 13	core
14	PCI_AD14	BPCI		66MHz	数据地址线 14	core
15	PCI_AD15	BPCI		66MHz	数据地址线 15	core
16	PCI_AD16	BPCI		66MHz	数据地址线 16	core
17	PCI_AD17	BPCI		66MHz	数据地址线 17	core
18	PCI_AD18	BPCI		66MHz	数据地址线 18	core
19	PCI_AD19	BPCI		66MHz	数据地址线 19	core
20	PCI_AD20	BPCI		66MHz	数据地址线 20	core
21	PCI_AD21	BPCI		66MHz	数据地址线 21	core
22	PCI_AD22	BPCI		66MHz	数据地址线 22	core
23	PCI_AD23	BPCI		66MHz	数据地址线 23	core
24	PCI_AD24	BPCI		66MHz	数据地址线 24	core
25	PCI_AD25	BPCI		66MHz	数据地址线 25	core
26	PCI_AD26	BPCI		66MHz	数据地址线 26	core
27	PCI_AD27	BPCI		66MHz	数据地址线 27	core
28	PCI_AD28	BPCI		66MHz	数据地址线 28	core
29	PCI_AD29	BPCI		66MHz	数据地址线 29	core
30	PCI_AD30	BPCI		66MHz	数据地址线 30	core
31	PCI_AD31	BPCI		66MHz	数据地址线 31	core
33	PCI_CLK	I		66MHz	时钟	core
34	PCI_RESETn	BPCI		66MHz	复位	core
35	PCI_CBEn0	BPCI		66MHz	字节使能 0	core
36	PCI_CBEn1	BPCI		66MHz	字节使能 1	core
37	PCI_CBEn2	BPCI		66MHz	字节使能 2	core
38	PCI_CBEn3	BPCI		66MHz	字节使能3	core
39	PCI_DEVSELn	BPCI		66MHz	设备选择	core
40	PCI_FRAMEn	BPCI		66MHz	帧周期	core
41	PCI_IDSEL	I		66MHz	设备选择信号	core
42	PCI_IRDYn	BPCI		66MHz	主设备准备好	core
43	PCI_PAR	BPCI		66MHz	校验位	core
L		i	i			

44	PCI_PERR	BPCI		66MHz	奇偶校验	core
45	PCI_REQn0	BPCI		66MHz	总线占有请求 0	core
46	PCI_REQn1	BPCI		66MHz	总线占有请求1	core
47	PCI_GNTn0	BPCI		66MHz	总线占有允许0	core
48	PCI_GNTn1	BPCI		66MHz	总线占有允许1	core
49	PCI_SERR	BPCI		66MHz	系统错误报告	core
50	PCI_STOPn	BPCI		66MHz	停止数据传送	core
51	PCI_TRDYn	BPCI		66MHz	从设备准备好	core

## 2.20 SATA 引脚定义(11)

表 2-19 SATA 引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	SATAO_RXm	1			3GHz	SATA0 数据差分接收	core
2	SATAO_RXp				3GHz	SATAO 数据差分接收	core
3	SATAO_TXm	0			3GHz	SATAO 数据差分输出	core
4	SATAO_TXp	0			3GHz	SATAO 数据差分输出	core
5	SATA1_RXm				3GHz	SATA1 数据差分接收	core
6	SATA1_RXp				3GHz	SATA1 数据差分接收	core
7	SATA1_TXm	0			3GHz	SATA1 数据差分输出	core
8	SATA1_TXp	0			3GHz	SATA1 数据差分输出	core
9	SATA_REFCLKn	1			125MHz	外部差分时钟	core
10	SATA_REFCLKp	1			125MHz	外部差分时钟	core
11	SATA_REXT	I				外部参考电阻	core

# 2.21 ACPI 引脚定义 (15)

表 2-20 ACPI 引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	SYS_RESETn	Ι				系统重启键	core
2	BATLOWn	Ι				电池电量低	RESUME
3	LID	Ι				LCD 显示作为系统唤醒信号	RESUME
4	RIn	Ι				输入 ring 信号,用来唤醒系统	RESUME
5	PMEn	Ι				PCI 唤醒系统信号	RESUME
6	RSMRSTn	Ι				用来重启 resume 域的逻辑	RTC
7	RTCRSTn	Ι				信号有效时,重启 RTC 域逻辑	RTC
8	PWROK	Ι				core well power ok	RTC
9	PWRBTNn	Ι				开机键	RESUME
10	SUS_STATn	0				通知外设系统将进入睡眠状态	RESUME
11	PLTRSTn	0				系统重启信号	RESUME
12	S3n	0				S3 信号关掉非关键电路的电源	RESUME
13	S4n	0				S4 信号用来关掉内存的电源	RESUME
14	ACPI_EN	Ι				ACPI 使能	RESUME



15	SoC_EN	Ι				芯片工作在 SOC 模式	RESUME
----	--------	---	--	--	--	--------------	--------

# 2.22 PS2 引脚定义(4)

表 2-21 PS2 引脚定义

No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	KB_CLK				1MHz	键盘时钟	core
2	KB_DAT	0			1MHz	键盘数据	core
3	MS_CLK	I			1MHz	鼠标时钟	core
4	MS_DAT	0			1MHz	鼠标数据	core

# 2.23 PLL 引脚定义(20)

表 2-23 PLL 引脚定义

		.,,,					
No.	信号名称	方向	复用	上下拉	频率	描述	电压域
1	CPU_PLL_DVDD12	I				1.2 伏数字电源	
2	CPU_PLL_DVSS12	I				1.2 伏数字地	
3	CPU_PLL_AVDD33	I				3.3 伏模拟电源	
4	CPU_PLL_AVSS33	I				3.3 伏模拟地	
5	DDR_PLL_DVDD12	1				1.2 伏数字电源	
6	DDR_PLL_DVSS12	I				1.2 伏数字地	
7	DDR_PLL_AVDD33	I				3.3 伏模拟电源	
8	DDR_PLL_AVSS33	I				3.3 伏模拟地	
9	GPU_PLL_DVDD12	I				1.2 伏数字电源	
10	GPU_PLL_DVSS12	I				1.2 伏数字地	
11	GPU_PLL_AVDD33	I				3.3 伏模拟电源	
12	GPU_PLL_AVSS33	I				3.3 伏模拟地	
13	PIX_PLL_DVDD12	I				1.2 伏数字电源	
14	PIX_PLL_DVSS12	I				1.2 伏数字地	
15	PIX_PLL_AVDD33	I				3.3 伏模拟电源	
16	PIX_PLL_AVSS33	I				3.3 伏模拟地	
17	PIX2_PLL_DVDD12	I				1.2 伏数字电源	
18	PIX2_PLL_DVSS12	I				1.2 伏数字地	
19	PIX2_PLL_AVDD33	I				3.3 伏模拟电源	
20	PIX2_PLL_AVSS33	I				3.3 伏模拟地	

# 2.24 电源/地引脚(4)

表 2-22 电源地引脚

No.	信号名称	方向	描述	电压值	电压域	数目
1	VDD1V2		CORE 域	1.2v	CORE	
2	VDD1V8		DDR2 电压域	1.8v	DDR2	
3	VDD3V3		PAD 电压域	3.3v	PAD	
4	VREF0V9		DDR2 参考电源	0.9v	参考电源	

4 V	'SS	接地	0v	接地	
-----	-----	----	----	----	--

# 3 地址空间分配

本章给出 1F 芯片各模块的地址空间分配。

# 3.1 一级 AXI 交叉开关上模块的地址空间


表 3-1 AXI 各模块地址分配

地址空间		设备	说明
0x0000, 0000 -	0x0fff, ffff	DDR Slave 0	256MB
0x1000, 0000 -	0x13ff, ffff	PCI mem 空间 0	64MB
0x1400, 0000 -	0x17ff, ffff	PCI mem 空间1	64MB
0x1800, 0000 -	0x1bff, ffff	PCI mem 空间2	64MB
0x1c00, 0000 -	0x1c0f, ffff	PCI IO 空间	1MB
0x1c10, 0000 -	0x1c10, ffff	PCI 配置空间	64KB
0x1c11,0000 -	0x1c11,00ff	PCI 控制寄存器地址空间	256B
0x1c11, 0100 -	0x1c11, 01ff		256B RESERVED
0x1c11, 0200 -	0x1c11, 03ff		512B RESERVED
0x1c11, 0400 -	0x1c11,07ff		1KB RESERVED
0x1c11, 0800 -	0x1c11, 0fff		2KB RESERVED
0x1c11, 1000 -	0x1c11, 1fff		4KB RESERVED
0x1c11, 2000 -	0x1c11, 3fff		8KB RESERVED
0x1c11, 4000 -	0x1c11,7fff		16KB RESERVED
0x1c11,8000 -	0x1c11, ffff		32KB RESERVED
0x1c12, 0000 -	0x1c13, ffff		128KB RESERVED
0x1c14, 0000 -	0x1c17, ffff		256KB RESERVED
0x1c18, 0000 -	0x1c1f, ffff		512KB RESERVED
0x1c20, 0000 -	0x1c2f, ffff	DC	1MB
0x1c30, 0000 -	0x1c3f, ffff	GPU	1MB
0x1c40, 0000 -	0x1c7f, ffff		4MB RESERVED
0x1c80, 0000 -	0x1cff, ffff		8MB RESERVED
0x1d00, 0000 -	0x1eff, ffff		32MB RESERVED
0x1f00,0000 -	0x1fff, ffff	AXI MUX Slave	16MB
0x2000, 0000 -	0x3fff, ffff		512MB RESERVED
0x4000, 0000 -	0x7fff, ffff	DDR Slave 1	1GB

# 3.2 AXI-MUX 下各模块的地址空间

表 3-2 AXI-MUX 各模块地址分配

地址空间	设备	说明
0x1f00,0000 - 0x1f7f,ffff	SPIO-memory	8MB
0x1f80,0000 - 0x1fbf,ffff	SPI1-memory	4MB



## 3.3 APB 各模块的地址空间分配

表 3-3 APB 各模块地址分配

地址空间	模块	说明
0X1fe40000-0X1fe43fff	UART0	16KB
0X1fe44000-0X1fe47fff	UART1	16KB
0X1fe48000-0X1fe4bfff	UART2	16KB
0X1fe4c000-0X1fe4ffff	UART3	16KB
0X1fe50000-0X1fe53fff	CAN0	16KB
0X1fe54000-0X1fe57fff	CAN1	16KB
0X1fe58000-0X1fe5bfff	I2C-0	16KB
0X1fe5c000-0X1fe5ffff	PWM	16KB
0X1fe60000-0X1fe63fff	PS2	16KB
0X1fe64000-0X1fe67fff	RTC	16KB
0X1fe68000-0X1fe6bfff	I2C-1	16KB
0X1fe6c000-0X1fe6ffff	HPET	16KB
0X1fe70000-0X1fe73fff	I2C-2	16KB
0X1fe74000-0X1fe77fff	AC97	16KB
0X1fe78000-0X1fe7bfff	NAND	16KB
0X1fe7c000-0X1fe7ffff	ACPI	16KB

# 4 CPU

本章给出 1F 芯片内 CPU 的详细说明。GS232 核是一款实现 MIPS32 兼容且支持 DSP 扩展和 EJTAG 调试的双发射处理器,通过采用转移预测、寄存器重命名、乱序发射、路预测的指令 CACHE、非阻塞的数据 CACHE、写合并收集等技术来提高流水线的效率,形成了一款具有突出的性能价格比及性能功耗比的 32 位嵌入式处理器 IP。

GS232 处理器 IP 具有如下主要特点:

- MIPS32 兼容的 32 位处理器,包含可配置的 DSP 部件和 64 位浮点部件 (FPU)。
- 高效的双发射+五级流水结构(取指、译码、发射、执行并写回、提交)
- 支持寄存器重命名、动态调度、转移预测等乱序发射、乱序执行技术。其中包含 6 项的转移队列、16 项重命名队列,采用 Gshare 转移猜测,BHT 为 256 项。
- 包含两个定点、一个浮点、一个访存四个功能部件。
- 定点部件支持 DSP 扩展指令的运算。
- 浮点部件支持全流水的 64 位浮点加法和浮点乘法运算, 硬件实现浮点除法运算。
- 专门的 SIMD 型多媒体加速指令。
- 32 项全相联 JTLB,每项映射两页,页大小可变,并具有可执行位设置以防止缓冲区溢出攻击。
- 4 项的指令 TLB 和 8 项的数据 TLB, 每项映射一页, 页大小可变。
- 分离的一级指令 Cache 和数据 Cache, 可配置为 1 路/2 路/4 路组相联, 每路大小各为 4KB。
- 支持非阻塞的 Cache 访问技术, 4 项 load 队列、2 项 store 队列、3 项 miss 队列, 最多容忍 5 条 store 指令 Cache 不命中和 4 条 load 指令 Cache 不命中。
- 支持 cached store 指令的写合并和 uncache 写加速技术
- 支持 cache lock 技术和预取指令
- 软 IP 级可配置: 是否包含 DSP 指令支持、浮点部件、指令和数据 Cache 的 大小 (4KB/8KB/16KB)、定点乘法规模(半规模/全规模/串行)等可配

置以满足不同应用的要求。

- 标准的 EJTAG 调试标准,方便软硬件调试。
- 标准的 32 位 AMBA AHB 接口。
- 上述特点使得 GS232 处理器 IP 具有执行效率高,功耗和成本低的优势,可 在面向嵌入式的应用领域中得到广泛采用。

## 4.1 MIPS32 指令系统结构

MIPS 公司开发的 MIPS 体系结构(ISA)已经发展了 6 个版本,依次分别为 MIPS I, MIPS II, MIPS III, MIPS IV, MIPS V和 MIPS 32/64,版本之间向前兼容。目前最新的是 MIPS 32/64 体系结构的 Release2 版本,其中,MIPS 32 体系结构基于 MIPSII 体系结构的指令集,并补充了 MIPS III, IV 和 V中的部分指令增强其生成代码和移动数据的效率; MIPS 64 体系结构基于 MIPS V 体系结构的指令集,兼容 MIPS 32 体系结构。

MIPS 32 是 MIPS 公司为了统一 MIPS 指令系统的不同版本,在 MIPS II 的基础上进行扩充,并对系统态的指令进行规范而定义的。MIPS 32 指令系统的用户态指令融合了不同指令系统的优点,系统态指令也更加规范。

GS232 处理器兼容 MIPS32 的 Release2 体系结构。MIPS32 主要包括 ISA (Instruction Set Architecture)、PRA(Privileged Resource Architecture)、ASEs(Application Specific Extensions)和 UDI(User Defined Instructions)四个部分,GS232 处理器实现了 ISA、PRA,以及 DSP ASE。

本章从 CPU, DSP, FPU, PRA 四个方面描述 GS232 指令结构系统,并分别给 出指令列表,以及 GS232 实现的 CPO 寄存器的定义。GS232 与 MIPS32 Release1 兼容,具体的指令说明以及寄存器描述可以参见 MIPS32 用户手册。

## 4.1.1 CPU 寄存器

MIPS32 体系结构定义了如下 CPU 寄存器:

- (1) 32 个 32 位的通用寄存器。GPRs (general purpose registers)。其中有两个被赋予了特殊含义: R0,0 号通用寄存器,值永远为0; R31,31 号通用寄存器,被JAL,BLTZALL,BLTZALL,BGEZAL,和BGEZALL指令隐式的用作目标寄存器,存放返回地址。
  - (2) 一对用于保存乘法、除法和乘加操作的结果的特殊寄存器。HI 和 LO。

HI 寄存器用于存放乘或者除运算结果的高位; L0 寄存器用于存放乘或者除运算结果的低位。

(3) 一个特殊的程序计数器 (PC)。这个寄存器程序不可直接访问。

#### 4.1.2 CPU 指令集

MIPS32 体系结构的定义把 CPU 指令集按照功能划分为以下几组:存取、计算、跳转分支、协处理器和杂项指令。①Load 和 Store 访存指令在主存和通用寄存器之间移动数据。访存指令都是立即数指令(I型),因为该指令模式所支持的唯一访存模式就是基址寄存器加上 16 位的对齐的偏移量。②Computational 计算型指令完成寄存器值的算术、逻辑、移位、乘法和除法操作。计算型指令包含了寄存器指令格式(R型,操作数和运算结果均保存在寄存器中)和立即数指令格式(I型,其中一个操作数为一个 16 位的立即数)。③Jump and Branch 跳转和分支指令改变程序的控制流。绝对地址跳转被称为"Jump(跳转)"(J型或者R型),PC(指令计数器)相关的跳转指令被称为"Branch(分支)"(I型)。④Coprocessor 协处理器指令完成协处理器内部的操作。协处理器的访存操作是I型指令。在MIPS32 定义了 0 号协处理器(系统处理器)和 1 号协处理器(浮点协处理器),用户可以自定义 2 号协处理器的功能。⑤Special 特殊指令完成系统调用和断点操作。这些指令通常是 R型的。⑥Exception 异常指令引起跳转,根据异常号比较结果跳转到通用异常处理向量。这些指令包括 R型和 I型指令格式。

GS232 IP 虽然与 MIPS32 Release2 版本兼容,从功能上实现了 MIPS32 体系结构规定的所有 CPU 指令,但是有些指令在实现了有细微的并不影响兼容性的差别,以下值得编程人员注意。

pref、prefx 指令。

表 4-1 到 表 4-10 列出了GS232IP实现的MIPS32 指令中的CPU指令。MIPS32 的 浮点和CP0 协处理器指令在后面章节介绍。

0pCode	Description	MIPS ISA
LB	取字节	Ι
LBU	取无符号字节	Ι
LH	取半字	Ι
LHU	取无符号半字	Ι
LW	取字	I

表 4-1 CPU 指令集: 访存指令

0pCode	Description	MIPS ISA
LWU	取无符号字	Ι
LWL	取字左部	Ι
LWR	取字右部	Ι
LL	取标志处地址	Ι
SB	存字节	Ι
SH	存半字	Ι
SW	存字	Ι
SWL	存字左部	Ι
SWR	存字右部	Ι
SC	满足条件下存	Ι
SYNC	同步	I
PREF	预取	MIPS32

# 表 4-2 CPU 指令集: 算术指令 (ALU 立即数)

0pCode	Description	MIPS ISA
ADDI	加立即数	Ι
ADDIU	加无符号立即数	Ι
SLTI	小于立即数设置	Ι
SLTIU	无符号小于立即数设置	Ι
ANDI	与立即数	Ι
ORI	或立即数	Ι
XORI	异或立即数	I
LUI	取立即数到高位	Ι

## 表 4-3 CPU 指令集: 算术指令 (2 操作数)

0pCode	Description	MIPS ISA
CLO	计算前导 0 的个数	MIPS32
CLZ	计算前导1的个数	MIPS32

## 表 4-4 CPU 指令集: 算术指令(3 操作数, R-型)

0pCode	Description	MIPS ISA
ADD	加	I
ADDU	无符号加	I
SUB	减	I
SUBU	无符号减	I
SLT	小于设置	I
SLTU	无符号小于设置	I

AND	与	I
OR	或	I
XOR	异或	I
NOR	或非	I

## 表 4-5 CPU 指令集: 乘法和除法指令

0pCode	Description	MIPS ISA
MADD	乘加	MIPS32
MADDU	无符号乘加	MIPS32
MSUB	乘减	MIPS32
MSUBU	无符号乘减	MIPS32
MUL	乘(结果放到 GPR)	MIPS32
MULT	乘 (结果放到 HI, LO)	I
MULTU	无符号乘	I
DIV	除	I
DIVU	无符号除	I
MFHI	从 hi 寄存器取数到通用寄存器	I
MTHI	从通用寄存器存数到 hi 寄存器	I
MFLO	从 1o 寄存器取数到通用寄存器	I
MTLO	从通用寄存器存数到 1o 寄存器	I

## 表 4-6 CPU 指令集: 跳转和分支指令

0pcode	Description	MIPS ISA
J	跳转	I
JAL	立即数调用子程序	I
JR	跳转到寄存器指向的指令	I
JALR	寄存器调用子程序	I
BEQ	相等则跳转	I
BNE	不等则跳转	I
BLEZ	小于等于 0 跳转	I
BGTZ	大于 0 跳转	I
BLTZ	小于 0 跳转	I
BGEZ	大于或等于 0 跳转	I
BLTZAL	小于 0 调用子程序	I
BGEZAL	大于或等于 0 调用子程序	I
BEQL	相等则 Likely 跳转	II
BNEL	不等则 Likely 跳转	II

0pcode	Description	MIPS ISA
BLEZL	小于或等于 0 则 Likely 跳转	II
BGTZL	大于 0 则 Likely 跳转	II
BLTZL	小于 0 则 Likely 跳转	II
BGEZL	大于或等于 0 则 Likely 跳转	II
BLTZALL	小于 0 则 Likely 调用子程序	II
BGEZALL	大于或等于 0 则 Likely 调用子程序	II

## 表 4-7 CPU 指令集: 移位指令

0pCode	Description	MIPS ISA
SLL	逻辑左移	I
SRL	逻辑右移	Ι
SRA	算术右移	Ι
SLLV	可变的逻辑左移	Ι
SRLV	可变的逻辑右移	Ι
SRAV	可变的算术右移	I

## 表 4-8 CPU 指令集:特殊指令

0pCode	Description	MIPS ISA
SYSCALL	系统调用	I
BREAK	断点	I
MOVZ	等于 0 时移动	MIPS32
MOVN	不等于 0 时移动	MIPS32
MOVT	浮点真时移动	MIPS32
MOVF	浮点假时移动	MIPS32

## 表 4-9 CPU 指令集: 异常指令

0pCode	Description	MIPS ISA
TGE	大于或等于陷入	II
TGEU	无符号数大于或等于陷入	II
TLT	小于陷入	II
TLTU	无符号数小于陷入	II
TEQ	等于陷入	II
TNE	不等陷入	II
TGEI	大于或等于立即数陷入	II
TGEIU	大于或等于无符号立即数陷入	II
TLTI	小于立即数陷入	II
TLTIU	小于无符号立即数陷入	II



表 4-10 CPU 指令集: CPO 指令

0pCode	Description	MIPS ISA
MFC0	从 CP0 寄存器取	Ι
MTC0	往 CP0 寄存器写	Ι
TLBR	读索引的 TLB 项	III
TLBWI	写索引的 TLB 项	III
TLBWR	写随机的 TLB 项	III
TLBP	在 TLB 中搜索匹配项	III
CACHE	Cache 操作	III
ERET	异常返回	III

## 4.1.3 CP0 指令集

下面给出 GS232 定义的 CP0 指令:

表 4-11 GS232 的 CP0 指今

	表 4-11 GS232 的 CP0 指令	
0pCode	Description	MIPS ISA
MFC0	从 CPO 寄存器取	MIPS32
MTC 0	写 CPO 寄存器	MIPS32
ERET	异常返回	MIPS32
DERET	Debug 返回	EJTAG
SDBBP	软件中断	EJTAG
CACHE 指令	>	
0pCode		Target Cache
	Description	
CACHE 0	Index Invalidate	Instruction
		Cache
CACHE8	Index Store Tag	Instruction
		Cache
CACHE16	Hit Invalidate	Instruction
		Cache
CACHE28	Hit lock	Instruction
		Cache

CACHE1	Index	WriteBack	Data Cache
	Invalidate		
CACHE5	Index Load	Data Cache	
CACHE9	Index Store	e Tag	Data Cache
CACHE17	Hit Invalid	late	Data Cache
CACHE21	Hit WriteBa	Data Cache	
Cache29	Hit lock	Data Cache	

MIPS32 只对 CACHE 指令进行了必要的规范,其中有很多 CACHE 指令是推荐或可选的,GS232IP 只实现了 CACHE 指令中 MIPS32 规定必须要实现的部分。具体可参见上表。

## 4.1.4 存储空间

GS232IP 虚拟地址和物理地址都是 32 位,即 SEGBITS 和 PABITS 均为 32。GS232IP 的实现可用地址空间分布如下表所示:

印力	<b>卡州</b> 1474年		11 不同增予工法	ন		
段名	虚拟地址范围	从不同模式下访问				
		用户模式	高级用户模	核心模式		
			式			
kseg3	0xFFFF FFFF-0xE000	address	address	mapped		
	0000	error	error			
sseg	0xDFFF FFFF-0xC000 0000	address	address	mapped		
Ksseg		error	error			
kseg1	0xBFFF FFFF-0xA000	address	address	unmapped		
	0000	error	error	uncached		
kseg0	0x9FFF FFFF-0x8000	address	address	unmapped		
	0000		error			
useg	0x7FFF FFFF-0x0000	mapped	mapped	ERL=1		
suseg	0000			unmapped		
kuseg				ERL=0 mapped		

表 4-12 GS232IP 地址空间的分配

注: 1, 表中不包括 EJTAG 的 dseg 段。

2, GS232IP 支持 4KB, 16KB, 64KB, 256KB, 1MB, 4MB, 16MB 大小的 TLB 页面 根据 MIPS32 的规范, GS232 的虚拟地址转换包括以下几种情况。①凡是 mapped 的段,都通过访问 TLB 获得物理地址以及相应页的状态。②kseg0 段的物理地址为虚地址减去 0x80000000 得到,该段是否 cached 根据 Config 寄存器的 K0 字段决定。③kseg1 的物理地址为虚地址减去 0xA0000000 得到,该段为uncached 段。④当 ERL 为 1 时,最低 26 空间 useg 的物理地址低 31 位直接从虚拟地址得到,并成为 uncached 访问方式。否则的话,useg 为 mapped, cached 的访问模式。

访问 TLB 的虚地址由两部分组成,一是 EntryHi 寄存器的 ASID 域,二是由地址运算部件给出的虚地址。该虚地址与 TLB 的每一项同时进行比较。如果有一个相符且有效,则从该项中抽取物理页号与偏移量(虚地址的低位)组成物理地址。如果没有相符或虽然相符但无效,则发生相应例外。

TLB 是一个全相联存储器,包括 32 项,提供 32 对奇/偶页面映像。页的大小为 4KB-16MB(以 4 的倍数递增)。TLB 的每一项共有 256 位。其主要内容如下表所示,其中 NE 为表示不可执行位,是 GS232 中为了防止缓冲区溢出攻击对每页增设的. NE 位为 1 时表示该页不可执行。




图 4-1 TLB 表项内容

由于 MIPS 的 TLB 每一项包括一个奇数页和一个偶数页,因此进行虚地址匹配时使用 VPN2,即虚地址的页号除以 2。MIPS 的页大小是可以变化的,由 TLB中的 MASK 域决定。地址匹配时要考虑这个因素。虚地址匹配时,R 域也应该匹配,以区分不同的段。此外,ASID 域也应该匹配,除非 G 域为 1。如果进行上述匹配后发现 TLB 中没有与虚地址匹配的 TLB 项,则产生 TLBLR(取数)或 TLBSR (存数)例外。如果匹配成功但相应的 TLB 有效位 V 为 0,则产生 TLBLI (取数)或 TLBSI (存数)例外。对于存数操作,如果匹配成功且有效位为 1,但是 D 为 0,则产生 MOD 例外。

## 4.1.5 例外处理

龙芯 2 号 IP 的例外处理遵循 MIPS 32 规范。下表给出了 GS 2 3 2 IP 实现的例外以及



例外时的寄存器修改。

表 4-13 例外编码及寄存器修改

	表 4-13 例外编码及寄存器修改					1										
	status_EXL	status_ERL	status_BEV	status_NMI	status_SR	cause_exco	debug_DM	bebug_5:0	EPC	ErrorEPC	DEPC	cacheErr	FCR_cause	Entry_hi	Context	Badvaddr
reset		1	1	0	0					*						
soft		1	0	0	1					*						
reset																
NMI		1	0	1	0					*						
cache		1				30				*		*				
error																
INT		1				0			*					*	*	*
MOD		1				1			*					*	*	*
TLBL		1				2			*					*	*	*
TLBS		1				3			*							*
ADEL		1				4			*							*
ADES		1				5			*							
IBE		1				6			*							
DBE		1				7			*							
SYS		1				8			*							
BP		1				9			*							
RI		1				10			*							
CPU		1				11			*							
OV		1				12			*							
TRAP		1				13			*							
FPE		1				15			*				*			
DSS							1	1		*						
DBP							1	2		*						
DDBL							1	4		*						

	-

DDBS				1	8	*			
DIB				1	16	*			
DINT				1	32	*			

下表给出了GS232IP的不同例外的例外入口地址。如表中所示龙芯

1号 IP 支持向量中断。

表 4-14 例外入口地址

农 4-14 例外八口地址							
Exception	Statuts_BEV	Status_EXL	Cause_IV	EJTAG ProbEn	Vector		
Reset, Soft reset, NMI	X	X	X	X	0xBFC0 0000		
EJTAG Debug	X	X	X	0	0xBFC0 0480		
EJTAG Debug	X	X	X	1	0xFF20 0200		
TLB Refill	0	0	X	X	0x8000 0000		
TLB Refill	0	1	X	X	0x8000 0180		
TLB Refill	1	0	X	X	0xBFC0 0200		
TLB Refill	1	1	X	X	0xBFC0 0380		
Cache error	0	X	X	X	0xA000 0100		
Cache error	1	X	X	X	0BFC0 0300		
Interrupt	0	0	0	X	0x8000 0180		
Interrupt	0	0	1	X	0x8000 0200		
Interrupt	1	0	0	X	0xBFC0 0380		
Interrupt	1	0	1	X	0xBFC0 0400		
All others	0	X	X	X	0x8000 0180		
All others	1	X	X	X	0xBFC0 0380		
'x' denotes don' t care							

## 4.1.6 CP0 寄存器

MIPS 定义了包括 CP0 在内的特权体系结构作为规范的一部分。为了适应所 有的应用, MIPS 提供了规范的子集,允许根据需要只实现那些必要的特征,同 时与MIPS 体系结构兼容。GS232IP 实现了MIPS32 Release1 特权体系结构中必 须实现部分的全部特征,和可选择实现的部分特征:如 DEBUG 寄存器, Performance Counter 寄存器等。

本小节描述 GS232IP 实现的 CP0 指令以及 CP0 的寄存器定义。CP0 寄存器用于控制处理器的状态改变并报告处理器的当前状态。这些寄存器通过 MFC0 指令来读或 MTC0 指令来写。

当处理器运行在核心模式时或状态寄存器 (Status 寄存器)中的第 28 位 (CU0)被设置时,可以使用 CP0 指令。否则,执行 CP0 指令将产生 "CP0 协处理器不可用例外"。

表 4-15 列出了GS232IP实现的所有CP0 寄存器。

表 4-15 GS232IP 实现的 CP0 寄存器

寄存器号	寄存器名字	描述
0	Index	可写的寄存器,用于指定需要读/写的 TLB 表项
1	Random	用于 TLB 替换的伪随机计数器
2	EntryLo0	TLB 表项低半部分中对应于偶虚页的内容(主要是物理页号)
3	EntryLo1	TLB 表项低半部分中对应于奇虚页的内容(主要是物理页号)
4	Context	32 位寻址模式下指向内核的虚拟页转换表 (PTE)
5	Page Mask	设置 TLB 页大小的掩码值
6	Wired	固定连线的 TLB 表项数目(指不用于随机替换的低端 TLB 表项)
7	HWREna	读硬件寄存器时用到的 mask 位 (R2)
8	BadVaddr	错误的虚地址
9	Count	计数器
10	EntryHi	TLB 表项的高半部分内容(虚页号和 ASID)
11	Compare	计数器比较
	Status (select 0)	处理器状态寄存器
12	IntCtl (selectl)	控制扩展的中断功能(R2)
	SRSCt1 (select2)	控制对影子寄存器的操作(R2)
	SRSMap(select3)	影子寄存器与中断向量的对应关系(R2)
13	Cause	最近一次例外的原因
14	EPC	例外程序计数器
15	PRID	处理器修订版本标识号
	Ebase	保存异常当 BEV 为 0 时的向量入口的基址
	Config0	配置寄存器 (Cache 大小等)
	Config1	配置寄存器

寄存器号	寄存器名字	描述
16	Config2	在没有二级 cache 的 R2 实现中, 仅表示实现
		Config3
	Config3	配置寄存器 (R2)
	Config6	配置分支预测的策略
17	LLAddr	链接读内存地址
18	WatchLo	虚地址空间访问陷阱地址
19	WatchHi	
20		
21		保留
22		保留
23	Debug	
24	DEPC	EJTAG debug 例外程序计数器
25	Performance	性能计数器的高半部分
	Counter	
26		保留
27		保留
28	TagLo	CACHE TAG 寄存器的低半部分
29		
30	ErrorEPC	错误例外程序计数器
31	DESAVE	EJTAG debug 例外保存寄存器

## Index 寄存器(0,select 0)

Index 寄存器是个 32 位可读/写的寄存器,其中最后六位的值用于索引 TLB 的表项。 寄存器的最高位表示 TLB 探测 (TLBP) 指令执行是否成功。

Index 寄存器的值指示 TLB 读 (TLBR) 和 TLB 索引写 (TLBWI) 指令操作的 TLB 表项。

图 4-2 表示Index寄存器的格式,表 4-16 描述了Index寄存器各域的含义。



图 4-2 Index 寄存器

表 4-16 Index 寄存器各域描述

域	描述
P	探测失败。上一次 TLB 探测指令 (TLBP) 没有成功时置 1
Index	指示 TLB 读指令和 TLB 索引写指令操作的 TLB 表项的索引值
0	保留。必须按0写入,读时返回0。

#### Random 寄存器(1,select1)

Random 寄存器是个只读寄存器,其中低六位索引 TLB 的表项。每执行完一条指令,该寄存器值减 1。同时,寄存器值在一个上界和一个下界之间浮动,上下界具体是:

- 下界等于保留给操作系统专用的 TLB 项数 (即 Wired 寄存器的内容)。
- 上界等于整个 TLB 的项数减 1 (最大为 32-1)。

Random 寄存器指示将由TLB随机写指令操作的TLB项。从这个目的来说,无需读此寄存器。但该寄存器是可读的,以验证处理器相应的操作是否正确。

为了简化测试, Random 寄存器在系统重起时置为上界。另外, 当 Wired 寄存器被写时, 该寄存器也要置为上界。

图 4-3 表示Random 寄存器的格式,而表 4-17 描述Random 寄存器各域的含义。




图 4-3 Random 寄存器

表 4-17 Random 寄存器各域

域	描述					
Random	随机 TLB 索引值					
0	保留。必须按0写入,读时返回0。					

EntryLo0 (2,select 0)以及 EntryLo1 (3, select 0)寄存器

EntryLo 寄存器包括两个相同格式的寄存器:

- EntryLo0 用于偶虚页
- EntryLo1 用于奇虚页

EntryLo0 和EntryLo1 寄存器都是可读/写寄存器。当执行TLB读和写操作时,它们分别包括TLB项中奇偶页的物理页号(PFN)。图 4-4 表示这些寄存器的格式。

31	30	29	6	5 3	2	1	0	
0	NE	PFN		С	D	V	G	

图 4-4 EntryLo0 和 EntryLo1 寄存器

EntryLo0 和 EntryLo1 寄存器的 PFN 域是 32 位物理地址中的高 28 位(39: 12)。 表 4-18 EntryLo 寄存器域

域	描述
NE	不可执行位。1表示不可执行,0表示可执行。
PFN	页号,是物理地址的高位。
С	TLB 页的 Cache 一致性属性。

D	脏位。如果该位被设置,页面则标记为脏,也就是可写的。实际上
	这一位在软件中作为防止数据被更改的写保护使用。
V	有效位。当该位被设置时,说明 TLB 表项是有效的,否则将产生一
	个 TLBL 或 TLBS 例外。
G	全局位。当 EntryLo0 和 EntryLo1 中的 G 位都被设置为 1 时,处理
	器将在 TLB 查找时忽略 ASID。
0	保留。必须按0写入,读时返回0。

在每个TLB表项中只有一个全局位,在TLB写操作中根据EntryLo0[0]和EntryLo1[0]的值写入。

#### Context (4, select 0)

Context 寄存器是一个读/写寄存器,它包含指向页表中某一项的指针。该页表是一个操作系统数据结构,存储虚拟地址到物理地址的转换。

当 TLB 缺失时, CPU 将根据缺失转换从页表中加载 TLB。一般情况下,操作系统使用 Context 寄存器寻址页表中当前页的映射。Context 寄存器复制 BadVAddr 寄存器中的部分 信息,但是该信息被安排成一种利于软件 TLB 例外处理程序处理的形式。

图 4-5 显示了Context寄存器的格式; 表 4-19 描述了上下文寄存器字段。




图 4-5 Context 寄存器

表 4-19 Context 寄存器域

域	描述
BadVPN2	当缺失时这一字段被硬件写。它包含最近不能进行有效转换的虚地址的虚页号(VPN)。
PTEBase	这一字段是操作系统使用的读/写字段。该字段写入的值允许 操作系统将 Context 寄存器作为一个指向内存中当前页表的 指针。
0	保留。必须按0写入,读时返回0。

19 位的 BadVPN2 字段包含导致 TLB 缺失的虚地址的 31:13 位; 第 12 位被排除是因为一个单一的 TLB 项映射到一个奇偶页对。对于一个 4K 字节的页尺寸,这一格式可以直接寻址 PTE 表项为 8 字节长且按对组织的页表。对于其它尺寸的页和 PTE,移动和屏蔽这个值可以产生合适的地址。

## PageMask 寄存器(5, select 0)

PageMask寄存器是个可读写的寄存器,在读写TLB的过程使用;它包含一个比较掩码,可为每个TLB表项设置不同的页大小,如表 4-20。该寄存器的格式如图 4-6。

TLB 读写操作使用该寄存器作为一个源或目的; 当进行虚实地址转换时, TLB 中对应于 PageMask 寄存器的相应位指示虚地址位 24:13 中哪些位用于比较。当 MASK 域的值不是表 4-20 中的值时, TLB 的操作为未定义。0 域为保留,必须按 0 写入,读时返回 0。




图 4-6 PageMask 寄存器

				10		1 1 4 2	////	H 11.01	7 (111	uon/	Д.					
页大小		位														
	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13
4Kbytes	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
16 Kbytes	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1
64 Kbytes	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1
256	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1
Kbytes																
1 Mbytes	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
4 Mbytes	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1
16M bytes	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1
64M bytes	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
256Mbytes	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

表 4-20 不同页大小的掩码 (Mask) 值

## Wired 寄存器(6, select 0)

Wired 寄存器是一个可读/写的寄存器,该寄存器的值指定了TLB中固定表项与随机表项之间的界限,如 图 4-7 所示。Wired 表项是固定的、不可替换的表项,这些表项的内容不会被TLB写操作修改。而随机表项的内容可以被修改。




图 4-7 Wired 寄存器界限

Wired 寄存器在系统复位时置 0。写该寄存器的同时, Random 寄存器值要置为上限值 (参阅前面的 Random 寄存器)。

图 4-8 表示Wired 寄存器的格式; 表 4-21 描述了寄存器的域。




图 4-8 Wired 寄存器

表 4-21 Wired 寄存器域

域	描述
Wired	TLB 固定表项边界
0	保留。必须按0写入,读时返回0。

## HWREna 寄存器(7, select0)

硬件寄存器读使能寄存器(HWREna)包含一位的掩码用来决定当使用 RDHWR 指令时,对应的硬件寄存器是否可读。

图 4-9 显示了HWREna寄存器的格式,表 4-22 描述了HWREna寄存器各个域的意义。




图 4-9 HWREna 寄存器

表 4-22 HWREna 寄存器域

域	描述					
Impl	保留域,必须写为0,且读时返回0					

Mask	读硬件寄存器的掩码位,若为 1,则对应的硬件寄存器可读, 否则不可读
0	保留。必须按0写入,读时返回0。

### BadVAddr 寄存器(8, select0)

错误虚地址寄存器(BadVAddr)是一个只读寄存器,它记录了最近一次导致 TLB 或寻址错误例外的虚拟地址。除非发生软件复位,NMI 或 Cache 错误例外,BadVAddr 寄存器将一直保持不变。否则这个寄存器就是未定义的。

### 图 4-10 显示了错误虚地址寄存器的格式。




图 4-10 BadVAddr 寄存器

## Count 寄存器(9,select0)以及 Compare 寄存器(11)

Count 寄存器和 Compare 寄存器都是 32 位读写寄存器, 他们的模式如所示。

Count 寄存器作为一个实时的定时器工作,每两个时钟周期增1。

Compare寄存器用来在特定的时刻生成一个中断,该寄存器被写入一个值,图 **4-11** 并且不断地与Count寄存器中的值比较。一旦这两个值相等,Cause寄存器里的中断位IP[7] 被设置。当Compare寄存器被再次写时这个中断位才被重置。




图 4-11 Count 寄存器和 Compare 寄存器

#### EntryHi 寄存器(10)

EntryHi 寄存器用于 TLB 读写时存放 TLB 表项的高位。

EntryHi 寄存器可以被 TLB Probe, TLB Write Random, TLB Write Indexed, 和 TLB Read Indexed 指令访问。

图 4-12 表示EntryHi寄存器的格式。表 4-23 表示EntryHi寄存器的域。



表 4-23 EntryHi 寄存器域

域	描述
VPN2	虚页号除 2 (映射到双页);虚拟地址的高位。
ASID	地址空间标识域。一个 8 位的域;用于让多个进程共享 TLB;对于相同的虚页号,每个进程都与其他进程有不同的映射。
0	保留。必须按0写入,读时返回0。

VPN2 域包含 32 位虚拟地址的 31:13 位。

当一个 TLB Refill, TLB Invalid, 或 TLB Modified 例外发生时,没有匹配 TLB 表项的虚拟地址中虚拟页号 (VPN2) 和 ASID 将被加载到 EntryHi 寄存器。

#### Status 寄存器(12, select 0)

Status寄存器(SR) 是一个读写寄存器,它包括操作模式,中断允许和处理器状态诊断。下面列表描述了一些更重要的Status寄存器字段;图 4-13 显示了整个寄存器的格式,包括域的描述。其中重要的域有:

- 8 位的中断屏蔽 (IM) 域控制 8 个中断条件的使能。中断在被触发之前必须被使能,在Status 寄存器的中断屏蔽域和 Cause 寄存器的中断待定域相应的位都应该被置位。 更多的信息,请参考 Cause 寄存器的中断待定(IP)域。
- 4 位的协处理器可用性 (CU) 域控制 4 个可能的协处理器的可用性。不管 CU0 位如何设置,在内核模式下 CP0 总是可用的。




图 4-13 显示了Status寄存器的格式,表 4-24 描述了Status寄存器的域。

表 4-24 Status 寄存器域

域	描述				
CU	控制 4 个协处理器单元的可用性。不管 CU0 位如何设置,在内核模式				

下 CP0 总是可用的。 1- 可用 0- 不可用	
0- 不可用	
CU 域的初值是 0011	
0 保留。必须按0写入,读时返回0。	
BEV 控制例外向量的入口地址	
0 - 正常	
1 - 启动	
SR 1表示有软复位例外发生	
IM 中断屏蔽:控制每一个外部、内部和软件中断的使能。如果	中断被使
能,将允许它触发,同时 Cause 寄存器的中断 Pending 字段相应	的位被置
位。	
0一禁止	
1一允许	
KSU模式位	
11 . 未定义	
10 普通用户	
01 _超级用户	
00 .核心	
ERL 错误级。当发生复位,软件复位,NMI 或 Cache 错误时处理	器将重置
此位。	
0 . 正常	
1 . 错误	
EXL 例外级。当一个不是由复位,软件复位或 Cache 错误引发的	<u>——</u> 例外产生
时,处理器将设置该位。	
IE 中断使能。	
0 禁用所有中断	
1	

## Status 寄存器模式和访问状态

下面描述 Status 寄存器中用于设置模式和访问状态的域:

- 中断使能: 当符合以下条件时,中断被使能:
  - IE = 1 <u>H</u>
  - $EXL = 0 \perp$
  - $\blacksquare$  ERL = 0.

如果遇到这些条件,IM位的设置允许中断。

● 操作模式: 当处理器处于普通用户、内核和超级用户模式时需要设置下述位 域。

- 当 KSU = 10<sub>2</sub>, EXL = 0 和 ERL = 0 时处理器处于普通用户态模式下。
- 当 KSU = 01<sub>2</sub>, EXL = 0 和 ERL = 0 时处理器处于超级用户态模式下。
- 当 KSU = 00<sub>2</sub>, or EXL = 1 或者 ERL = 1 时处理器处于内核态模式下。
- **内核地址空间访问:** 当处理器处在内核模式时,可以访问内核地址空间。
- **超级用户地址空间访问:** 当处理器处在内核模式或超级用户模式时,可以访问超级用户地址空间。
- **用户地址空间访问:** 处理器在这三种操作模式下都可以访问用户地址空间。 Status 寄存器复位

复位时, Status 寄存器的值是 0x00400004。

## IntCtl 寄存器(12,select 1)

在R1ease2 的版本中, IntCt1寄存器用来控制扩展的中断特性。包括向量中断和外部中断。图 4-14 列出了IntCt1寄存器的格式, 表 4-25 描述了各个域的意义。

31 29	28 26	25 109	9 5 4	0
IPTI	IPPCI	0	VS	0

图 4-14 IntCtl 寄存器

表 4-25 IntCtl 寄存器域

域	描述				
IPTI	对于向量中断而言,这个域表示时钟中断的中断号				
		Encoding	IP bit	Hardware	
				Interrupt Source	
		2	2	HW0	
		3	3	HW1	
		4	4	HW2	
		5	5	HW3	
		6	6	HW4	
		7	7	HW5	
IPPCI	表示 Performance Counter 的中断号。				
		Encoding	IP bit	Hardware	
				Interrupt Source	
		2	2	HW0	
		3	3	HW1	
		4	4	HW2	
		5	5	HW3	

		6		6	HW4		
		7		7	HW5		
VS	在实现向量	中断的	版本	中,这个	域表	示中断向量之间	偏移差
	Enc	oding	Spac	eing Bet	ween	Spacing Betwe	een
			Vec	tors (hex	)	Vectors (decin	ma 1)
	0 x 0	0	0x0	00		0	
	0 x 0	1	0x02	20		32	
	0 x 0	2	0x4	)		64	
	0 x 0	4	0x8	)		128	
	0 x 0	8	0x1	00		256	
	0x1	0	0x2	00		512	
0	保留。必须	<b>技 0</b> 写	j入,	读时返回	0.		

## SRSCtl 寄存器(12,select 2)

控制影子寄存器的读写。GS232 未实现影子寄存器。固所有域都写为 0。



图 4-15SRSCtl 寄存器

表 4-26 SRSCtl 寄存器域

域	描述
HSS	表示实现的影子寄存器组数; 若为 0 表示没有影子寄存器实现
EICSS	EIC 中断的影子寄存器组
ESS	异常的影子寄存器组
PSS	前一个影子寄存器组
CSS	当前影子寄存器组
0	保留。必须按0写入,读时返回0。

## SRSMap 寄存器(12,select 3)

用来反映影子寄存器与异常向量的对应关系。GS232 未实现影子寄存器。 固所有域都写为 0。




图 4-16 SRSMap 寄存器

## Cause 寄存器(13,select 0)

32 位的可读写 Cause 寄存器描述了最近一个例外发生的原因。

图 4-17 显示了这一寄存器的域,表 4-27Cause寄存器域描述了Cause寄存器的域。一个 5 位例外码(ExcCode)指出了原因之一,如表 4-27 所示。




图 4-17 Cause 寄存器

## 表 4-27Cause 寄存器域

域	描述
BD	指出最后采用的例外是否在分支延时槽中。
	1一延时槽
	0一正常
CE	当发生协处理器不可用例外时协处理器的单元编号。
DC	关掉 Count 寄存器。DC=1 时关掉 count 寄存器
PCI	Performance counter 中断,用来指示是否有待处理的 PC 中断
IV	指示中断向量是否用普通的异常向量(0表示是,1表示用特殊向量)
IP	指出等待的中断。该位将保持不变直到中断撤除。IPO-IP1 是软中断
	位,可由软件设置与清除。
	1-中断等待
	0-没有中断
ExcCode	例外码域(见表5-11)
0	保留。必须按0写入,读时返回0。

## 表 4-28 Cause 寄存器的 ExcCode 域

例外代码	Mnemonic	描述
0	INT	中断
1	MOD	TLB 修改例外
2	TLBL	TLB 例外(读或者取指令)
3	TLBS	TLB 例外(存储)
4	ADEL	地址错误例外(读或者取指令)
5	ADES	地址错误例外 (存储)
6	IBE	总线错误例外 (取指令)
7	DBE	总线错误例外(数据引用:读或存储)
8	SYS	系统调用例外
9	BP	断点例外
10	RI	保留指令例外
11	CPU	协处理器不可用例外

12	OV	算术溢出例外
13	TR	陷阱例外
14	ı	保留
15	FPE	浮点例外
16-22	ı	保留
23	WATCH	WATCH 例外
24-30	-	保留
31	_	保留

## Exception Program Counter 寄存器(14, select0)

例外程序计数器 (Exception Program Counter, 简称 EPC) 是一个读/写 寄存器,它包括例外处理结束后的继续处理地址。

对于同步例外, EPC 寄存器的内容是下面之一:

- 指令虚地址,这是导致例外的直接原因,或者
- 之前的分支或者跳转指令(当指令在分支延时槽中,指令延时位在 Cause 寄存器中被置位)的虚地址。

当 Status 寄存器中的 EXL 位被置 1 时,处理器不写 EPC 寄存器。

图 4-18 显示了EPC寄存器的格式。




图 4-18 EPC 寄存器

## Processor Revision Identifier (PRID)寄存器(15)

PRId寄存器是个 32 的只读寄存器,该寄存器包含了标定处理器和CP0 版本的实现版本和修订版本的信息。图 4-19 表示了该寄存器的格式;表 4-29 描述了该寄存器的域。




图 4-19 Processor Revision Identifier 寄存器

表 4-29 PRId 寄存器域

域	描述
IMP	实现版本号
REV	修订版本号

Q 保留。必须按 0 写入,读时返回 0。

PRID 寄存器的低位(7:0位)可用作修订版本的号码,而高位(15:8)位可用作实现版本的号码。龙芯 2F 实现版本号为 0x63,修订版本号为 0x02。

版本号码的表示格式为 Y. X, 其中 Y (7:4位) 为主要版本号, 而 X (3:0 位) 为小版本号。

版本号码可以区分一些处理器的版本,但不能保证处理器的任何改动要体现在 PRID 寄存器中,换句话说,不能保证版本号的改动必须体现处理器的修改。因为这个原因,寄存器的值没有给出,而软件也不能依赖 PRID 寄存器中的版本号来标识处理器。

## Config0 寄存器(16, select0)

Config寄存器规定了GS232处理器中各种配置选择项;表 4-30列出了这些选项。

由 Conf ig 0 寄存器的位 31: 3 所定义的一些配置选项, 在复位时由硬件设置, 而且作为只读状态位包括在 Conf ig 0 寄存器中, 用于软件的访问。其他配置选项(Conf ig 0 寄存器的位 2: 0) 是可读/写的并且由软件所控制。在复位时这些域是没有定义的。

Config0 寄存器的配置是受限的。Config0 寄存器在 Cache 被使用之前应该由软件来初始化,并且,在做了任何改变后 Cache 应该重新初始化。

图 4-20 表示了Config0 寄存器的格式; 表 4-30 Config0 寄存器域描述了 Config0 寄存器的域。Config0 寄存器的初值为 0x00030932。

#### Config 寄存器



表 4-30 Config0 寄存器域

域	描述
M	表示 config1 寄存器是否实现
BE	1: 大尾端
	0: 小尾端
AT	0: MIPS32 兼容
	1: 仅能访问 3 2 位地址的 MIPS64 兼容
	2: MIPS64 兼容
	3: 保留

AR	0: release1		
	1: release2		
	2-7: 保留		
MT	MMU 类型		
VI	指令 cache 是否是虚 cache		
K 0	Kseg0 的 Cache 一致性算法。		
	7 - Uncached Accelerated		
	3 - Cachable		
	2 - Uncached		

### Config1 寄存器(16, select1)

Config1 寄存器辅助 Config0 寄存器规定了 GS232 处理器中其他各种配置选择项;其中包括 Icache, Dcache 的各项配置参数,比如每路的组数,cache 行的大小,相关联数。如果 cache 行大小为 0,则表示 cache 没有实现。

3	31	30 25	24 22	21 19	18 16	15 13	12 10	9 7	6	5	4	3	2	1	0
	M	MMU	IS	IL	ΙA	DS	DL	DA	C2	0	PC	WR	CA	EP	FP
		Size -1													

图 4-21 Config1 寄存器

表 4-31 Config1 寄存器域

域	描述
M	用来指示是否实现了 config2 寄存器
MMU	TLB 表项大小减一
Size-1	
IS	Icache 每路的组数
IL	Icache 每行的大小
ΙA	Icache 组相联数
DS	Dcache 每路的组数
DL	Dcache 每行的大小
DA	Dcache 组相联数
C2	Coprocessor2 是否实现
PC	Performance Counter 是否实现
WR	Watch 寄存器是否实现
CA	代码压缩是否实现
EP	EJTAG 是否实现
FP	浮点功能单元是否实现
0	保留域,必须写0

#### Config2 寄存器(16, select2)

Config2 定义了二级缓存的参数,因为 GS232 没有实现二级缓存,固此仅用此寄存器的最高位表示实现了 Config3 寄存器。



图 4-22 Config2 寄存器

表 4-32 Config 2 寄存器域

域	描述
0	保留。必须按0写入,读时返回0。
M	Config3 寄存器是否实现

#### Config3 寄存器(16, select3)

Config3 寄存器辅助Config0 寄存器规定了GS232处理器中其他各种配置选择项;



图 4-23 Config3 寄存器

表 4-33 Config 3 寄存器域

域	描述		
M	用来指示是否实现了 config2 寄存器		
DSPP	DSP 是否实现		
VEIC	是否实现了外部中断		
VInt	是否实现了向量中断		
SP	是否支持小物理页		
MT	是否实现了MTASE		
SM	是否实现了 Smart ASE		
TL	是否实现了 Trace 逻辑		

#### Config6 寄存器(16, select6)

Config6 寄存器为 GS232 自己定义是用的控制寄存器,用来配置各种分支预测方式,以及表示是否实现实时中断。



图 4-24 Config6 寄存器

表 4-34 Config6 寄存器域

域	描述
0	保留域
Rti	是否实现实时中断
	分支预测方式,具体如下:
Br_config	
	编码 分支预测方式
	3' b000 Gshare 索引 bht
	3' b001 Pc 索引的 bht
	3' b010 总是跳转
	3' b011 总是不跳
	3' b100 向前跳转
	3' b101 向后跳转

#### Load Linked Address (LLAddr)寄存器(17,select0)

可读/写寄存器

#### WatchLo 寄存器(18,select0)

WatchLo 与 WatchHi 寄存器共同构成 Watch 例外接口。WatchLo 是 32 位的 寄存器,包含位于虚地址空间一个双字的虚地址。如果被使能,任何读或写这个位置都将引发一个 Watch 例外。这个特性是为了调试使用的。只有在 Status 寄存器的 EXL 和 ERL 位都为 0 时才发生 Watch 例外。

图 4-25 描述WatchLo寄存器的格式,表 4-35 描述了WatchLo寄存器的域。




图 4-25 WatchLo 寄存器

表 4-35 WatchLo 寄存器域

域	描述
VADDR	虚地址的 31: 3 位
I	如果设成1,则在取指时发生例外
R	如果设成 1, 在 Load 时发生例外。
W	如果设成 1, 在 Store 时发生例外。
0	保留。必须按0写入,读时返回0。

WatchHi 寄存器(19,select0)

WatchHi 寄存器是 32 位的寄存器,包含与 WatchLo 中虚地址的其他信息,比如 ASID, G 位, Mask 位。如果 G 位为 1,那么任何与 WatchLo 匹配的虚地址都将引发 Watch 例外。如果 G 位为 0,那么只有当 WatchHi 寄存器中的 ASID 位与 EntryHi 寄存器中的 ASID 位匹配,且虚地址与 WatchLo 匹配才能引发 Watch 例外。

图 4-26 描述WatchHi寄存器的格式,表 4-36 描述了WatchHi寄存器的域。 WatchHi寄存器

31		29 24	23 16	15 12	11 3	2 0	
0	G	0	ASID	0	MASK	0	

图 4-26 WatchHi 寄存器

次 100 Waterin 尚 II ii 以				
域	描述			
G	如果 G 位为 1,那么任何与 WatchLo 匹配的虚地址都将引发 Watch 例外。如果 G 位为 0,那么只有当 WatchHi 寄存器中的 ASID 位与 EntryHi 寄存器中的 ASID 位匹配,且虚地址与 WatchLo 匹配才能引发 Watch 例外			
ASID	地址空间标识域			
MASK	虚地址掩码			
0	保留。必须按0写入,读时返回0。			

表 4-36 WatchHi 寄存器域

#### Performance Counter 寄存器(25)

GS232 处理器定义了两个性能计数器(Performance Counter),他们分别 映射到 CP0 寄存器 25 号的 select 1 与 select 3 寄存器。对应的关联控制寄存器分别影射到 P0 寄存器 25 号的 select 0 与 select 2 寄存器。每个计数器都是 32 位的读/写寄存器,并且在每次关联控制域中可数事件发生时自增。每个计数器都可以独立对一种事件计数。




图 4-27 控制寄存器性能计数寄存器



图 4-28 性能计数器寄存器

当计数器的首位(31位)变成1(计数器溢出)时,计数器将触发一个中

断IP[6],关联控制域使能中断。在计数器溢出后无论中断是否被告知,计数都将继续。表 4-37 描述 24 号寄存器控制域的格式。表 4-38 描述计数使能位的定义。表 4-39 描述计数器 0 和计数器 1 各自的事件。

表 4-37 控制域格式

[10: 5]	[4]	[3: 0]
Event 1 Select	IP[6] Interrupt Enable	计数使能位 (K/S/U/EXL)

## 表 4-38 计数使能位定义

计数使能位	Count Qualifier(CPO Status 寄存器域)		
K	KSU = 0 (内核模式), EXL = 0, ERL = 0		
S	KSU = 1 (超级用户模式), EXL = 0, ERL = 0		
U	KSU = 2 (普通用户模式), EXL = 0, ERL = 0		
EXL	EXL = 1, $ERL = 0$		

#### 表 4-39 计数器 0/1 事件

事件	内部信号	描述
0000	Cycles	周期
0001	Brbus.valid	分支指令
0010	Jrcount	JR 指令
0011	Jr31count	JR 指令并且域 rs=31
0100	Imemread.valid& Imemread_allow	一级 I-cache 缺失
0101	Rissuebus0. valid	Alu1 操作已发射
0110	Rissuebus2. valid	Mem 操作已发射
0111	Rissuebus3. valid	Falu1 操作已发射
1000	Brbus_bht	BHT 猜测指令
1001	Mreadreq.valid&	从主存中读
	Mreadreq_allow	
1010	Fxqful1	固定发射队列满的次数
1011	Roqful1	重排队列满的次数
1100	Cp0qfu11	CP0 队列满的次数
1101	Exbus. ex & Excode=34, 35	T1b 重填例外
1110	Exbus.ex &	例外
	Excode=0	
1111	Exbus.ex &	内部例外
	Excode=63	

#### TagLo(28)寄存器

TagLo 寄存器是 32 位读/写寄存器,用于保存一级/ 二级 Cache 的标签和 状态,使用 CACHE 和 MTCO 指令往 Tag 寄存器写。

图 4-29 显示了这些寄存器用于一级Cache (P-Cache) 操作的格式。

表 4-40 Cache Tag寄存器域列出了TagLo和TagHi寄存器中域的定义。TagLo 寄存器



图 4-29 TagLo 寄存器(P-Cache)

20 1 10 0 10 10 10 10 10 10 10 10 10 10 1						
域	描述					
PTAG	指定物理地址的 31:12 位。					
CS	指定 Cache 的状态。					
SCSETI	对应 Cache 行在二级 Cache 的组号(二级 Cache 该域为 0)					
0	保留。必须按0写入,读时返回0。					

表 4-40 Cache Tag 寄存器域

#### ErrorEPC 寄存器(30)

除了用于 ECC 和奇偶错误例外外, ErrorEPC 寄存器与 EPC 寄存器类似。它用于在复位、软件复位、和不可屏蔽中断(NMI)例外时存储程序计数器。

ErrorEPC是一个读写寄存器,它包括处理一个错误后指令重新开始执行的 虚拟地址。图 4-30 显示了ErrorEPC寄存器的格式。




图 4-30 ErrorEPC 寄存器

# 4.2 CP0 指令

表 4-41 列出了GS232 处理器定义的CP0 指令。

表 4-41 CP0 指令

指令	描述
САСНЕ	CACHE 操作
DMFC0	从 CP0 取双字

DMTC0	将双字送到 CP0
ERET	例外返回
MFC0	从 CP0 取数据
MTC 0	将数据送到 CP0
TLBP	查询 TLB 项
TLBR	用索引读 TLB 表项
TLBWI	用索引填充 TLB 表项
TLBWR	随机填充 TLB 表项

#### 相关

龙芯处理器能够处理硬件中的流水线相关,包括 CP0 相关和访存相关,因此 CP0 指令并不需要 NOP 指令来校正指令序列。

# 4. 3 EJTAG 设计

#### 4.3.1 EJTAG 介绍

EJTAG 是 MIPS 公司制定的片上调试规范,它根据 IEEE1149.1 协议的基本构造和功能扩展而来。EJTAG 在被调试系统的处理器内部嵌入额外的控制模块,当满足一定的触发条件时进入一种特殊的调试模式。进入调试模式后,当前执行程序停止运行,处理器执行调试异常处理程序。在异常处理程序中,被调试系统可以进行各种 EJTAG 操作,并可以通过 TAP 与调试主机进行通信。被调试系统执行 DERET 指令后从调试模式退出。被调试系统退出调试模式后,从产生调试异常处继续执行指令。调试主机可以通过被调试系统外部特设的通信接口(TDI, TDO, TMS, TCK)访问一些处理器内部资源如寄存器,存储器等。调试主机通信端口与被调试系统调试通信接口通过一块简单的信号转换电路板即调试卡(probe)进行连接。下图为 EJTAG 调试的连接示意图。

#### Setup of Debug System with EJTAG




图 4-31 EJTAG 调试连接示意图

GS232IP 实现了 EJTAG3.1 的规范。主要提供了以下几个方面的功能:

调试例外和调试模式。为了能在处理器执行过程中观察处理器内部状态,EJTAG 规定了若干调试例外。当调试例外发生的时候,处理器进入调试模式。在调试模式下可以没有限制的访问协处理器,内存区域等,在调试模式下其他调试例外及外部中断等被忽略。例外处理程序在调试模式下执行,可以由调试主机提供也可以由被调试系统自己提供。龙芯 2 号 IP 实现了八种调试例外,分别是: DSS(单步调试异常),DINT(外部调试中断),DDBL(load 数据断点),DDBS(store 数据断点),DIB(指令断点)和 DBP(执行 SDBBP 指令例外),DDBSImpr(精确带值比较的 store 数据断点),DDBLImpr(精确带值比较的 load 数据断点)。所有调试例外都是精确的,注意这里,DDBSImpr, DDBLImpr 与 EJTAG 规范规定的意义不同。

板外的 EJTAG 內存. EJTAG 允许处理器在调试模式下能够从系统之外存取指令或者数据。EJTAG 的这部分内存被映射到处理器的内存空间,从处理器看出去是被映射到 kseg3 段的虚拟地址。

调试断点指令。EJTAG 引入了一条新的断点指令 SDBBP, SDBBP 指令将处理器置于调试状态, 然后从 EJTAG 内存的相应地址取出其相关的处理代码。

硬件断点。EJTAG 同时定义了两种硬件断点。一种是指令断点,是处理器从特定的虚拟地址取指的时候触发;另外一种是数据断点,当处理器从一个特定的虚拟地址存/取值的时候触发。GS232IP实现了精确硬件断点,同时支持4个指令断点和2个数据断点。

DDBSImpr, DDBLImpr 例外的实现:不实现非精确硬件断点例外,通过分析发现,目前处理器的时间只有一种情况需要特殊处理才能避免发生非精确硬件断点例外,就是一个 load 操作不命中,同时硬件断点又需要值比较的时候,由于 nonblocking 的设计,后面如果上来了 store 或 MTCO 指令,就不能保证精确了。而其它情况都能立刻从硬件断点部件返回例外信号,中止该指令的操作,使其立刻返回操作队列。

GS232IP 中与 EJTAG 相关的硬件支持主要包括:调试控制寄存器 (DCR)、硬件断点寄存器、支持 EJTAG 调试功能的处理器核扩展、EJTAG TAP 等部分。下面分几个部分分别详细介绍。

#### 4.3.2 调试控制寄存器 (Debug Control Register)

调试控制寄存器 (Debug Control Register,以下简称 DCR)提供 EJTAG 调试的一些重要配置和状态信息。它的地址是 0XFFFF FFFF FF20 0000,也就 是 drseg 段偏移量为 0 处。在 GS232IP 中,DCR 是 32 位的。

DCR提供了非调试模式下的外部中断和NMI控制、未决的NMI信号指示、指令断点和数据断点是否可用、PC采样是否可用以及采样周期等主要功能。图 4-32 DCR寄存器格式描述了DCR的格式,表 4-42 DCR寄存器域具体介绍了DCR中各个域。

31	29	28	17	16	15	9	8 6	5	4	3	2	1	0
30		18			10								
0	ENM	0	Dat	InstBr	0	PCS	PCR	0	Int	NMIE	NMIpen	SRstE	ProbE
			aBr	k					Е		d		n
			k										

图 4-32 DCR 寄存器格式

表 4-42 DCR 寄存器域

域名	所 在	描述	读/写
<b>5</b> 71		加处	庆/ <del>刘</del>
	位		
ENM	29	处理器在 Kernel 态和调试模式下的尾端	只读
		属性:	
		0: 小尾端	
		1: 大尾端	
DataBrk	17	是否实现了硬件数据断点:	只读
		0: 未实现硬件数据断点	
		1: 实现了硬件数据断点	
InstBrk	16	是否实现了硬件指令断点:	只读
		0: 未实现硬件指令断点	
		1: 实现硬件指令断点	
PCS	9	是否实现了 PC 采样机制:	只读
		0: 未实现采样机制	
		1: 实现了采样机制	
PCR [2: 0]	8: 6	PC 采样频率: PCR 的值 0 到 7 分别表示每	可读
		2的5次方,2的6方,2的7方,2的8方,	可写
		2的9方,2的10,2的11和2的12次方拍	
		进行一次采样。	
IntE	4	是否允许非调试模式下的中断:	可读
		0: 不允许中断	可写

		1: 允许中断	
NMIE	4	是否允许非调试模式下的 NMI 中断:	可读
		0: 不允许 NMI	可写
		1: 允许 NMI	
NMIpend	4	未决 NMI 指示位:	只读
		0: 无未决 NMI	
		1: 有未决 NMI	
Proben	0	同 ECR 寄存器 Proben 域:	只读
		0:不允许访问 dmseg	
		1:允许访问 dmseg	
0	31: 30	必须写入 0;读出时返回 0。	只读
	28: 18		
	15: 10		
	5: 1		

#### 4.3.3 硬件断点

GS232IP提供了 2 个硬件指令断点和 8 个硬件数据断点。在非调试上的模式下,一旦断点条件被满足,根据相应断点控制寄存器的具体位置,发生硬件断点例外或设置断点标志位。在GS232IP中,指令和数据断点例外都是精确例外,数据断点例外不进行值的比较。图 4-33 是指令断点和数据断点的概况。表 4-43 是指令断点寄存器和数据断点寄存器在drseg中的偏移量。






图 4-33 硬件指令、数据断点概况

需要特别指出的是,从断点例外返回会回到触发断点的指令。如果软件不 在例外服务程序中禁用相应的断点,会导致重复发生断点例外。

表 4-43 硬件断点寄存器								
寄存器简称	寄存器名	在 drseg 中偏移量						
	数据断点寄存器偏移量	<u>.</u> E						
DBS	数据断点状态寄存器	0x2000						
DBAn	数据断点地址寄存器 n	$0x2100 + 0x100 \times n$						
DBMn	数据断点掩码寄存器 n	$0x2108 + 0x100 \times n$						
DBASIDn	数据断点 ASID 寄存器 n	$0x2110 + 0x100 \times n$						
DBCn	数据断点控制寄存器 n	$0x2118 + 0x100 \times n$						
	指令断点寄存器偏移	星里						
寄存器代码	寄存器描述	在 drseg 中的地址						
IBS	指令断点状态寄存器	0x1000						
IBAn	指令断点地址寄存器 n	0x1100+0x100×n						
IBMn	指令断点掩码寄存器 n	0x1108+0x100×n						
IBASIDn	指令断点 ASID 寄存器 n	0x1110+0x100×n						
IBCn	指令断点控制寄存器 n	0x1118+0x100×n						

注: n 代表第 n 个断点相关的寄存器(指令断点 n 从 0 到 3,数据断 点 n 从 0 到 7)。

图 4-34 描述了IBS的格式,表 4-44 具体介绍了IBS中的各个域。

31	30	29	28	27	24	23	16	15	14 0
0	ASIDsup	0		BCN			0	IBPTshare	BS[14:
									0]

图 4-34 IBS 寄存器格式

表 4-44 IBS 域描述

域		描述	读/写
域名	所在位		
ASIDsup	30	表示在指令断点中是否支持 ASID 的比较:	只读
		0: 不支持 ASID 比较	
		1: 支持 ASID 比较	
BCN	27: 24	表示所实现的指令断点数:	只读
		0: 保留	
		1-15: 指令断点数	
BS [14: 0]	14: 0	断点标志位: BS[n]代表第 n 个指令断点匹	可读/
		配条件被满足了。在 GS232IP 中只有	可写入 0
		BS[3:0]有效,BS[14:4]必须全部为 0.	
0	31	必须写入 0;读出时返回 0。	只读
	29: 28		
	23: 15		

图 4-35 描述了IBAn的格式,每个IBAn的内容表示一个指令断点比较的虚 地址。

图 4-36 描述了IBMn的格式,每个IBMn的内容表示一个指令断点比较的地 址掩码, IBMn的每一位为"1"表示相应位不需要比较,为"0"表示相应位需 要比较。

图 4-36 描述了IBCn的格式,表 4-45 具体介绍了IBCn中的各个域。




表 4-45 IBCn 域描述

次 中心 旧画   次間定							
域		描述	读/写				
域名	所在位						
ASIDuse	23	表示在指令断点n中是否使用ASID的比较:	可读				

		0:不使用 ASID 比较	可写
		1: 使用 ASID 比较	
TE	2	表示指令断点 n 匹配时是否会设 IBS 中的	可读
		BS[n]位:	可写
		0: 不设 BS[n]	
		1: 设BS[n]	
BE	0	表示断点 n 的匹配是否引发断点例外:	可读/
		0: 不引发断点例外	可写
		1: 引发断点例外	
0	31: 24	必须写入 0;读出时返回 0。	只读
	22: 3		
	1		

指令断点的匹配条件是:

$$-(PC ^ IBAn_IBA) = = -0 ) )$$

需要指出的是: 当 BE 位被置为 1 时,如果断点匹配上,即使 TE 位为 0, IBS 中的 BS [n] 位依然会被置为 1. 因此在进入断点例外后,软件可以通过查询 BS 来判断是哪个断点引起了例外。

图 4-38 描述了DBS格式, 表 4-46 具体介绍了DBS中的各个域。

31 30 29 28 27 24 23 15 14 0

0 ASIDsup NoSVmatch NoLVmatch BCN 0 BS[14: 0] 图 4-38 DBS 寄存器格式

表 4-46 DBS 域描述

域		描述	读/写
域名	所在位		
ASIDsup	30	表示在指令断点是否支持 ASID 的比较:	只读
		0:不支持 ASID 比较	
		1: 支持 ASID 比较	

NoSVmatch	29	表示是否在数据断点的存储操作进行值	只读
		比较:	
		0: 即比较地址也比较值	
		1: 只比较地址	
NoLVmatch	28	表示是否在数据断点的 load 操作进行	只读
		值比较:	
		0: 即比较地址也比较值	
		1: 只比较地址	
BCN	27: 24	所实现的数据断点个数	只读
		0: 未实现数据断点	
		1-15:数据断点个数	
BS [14: 0]	14: 0	断点标志位: BS[n]代表第 n 个数据断点	可读
		匹配条件满足了。在 GS232IP 中只有	/可写 0
		BS[7: 0]有效,BS[14: 8]必须全部为0	
0	31	必须写为 0, 并且读出为 0	只读
	23: 15		

图 4-39 描述了DBAn的格式,每个DBAn的内容表示一个数据断点比较的虚 地址。

图 4-40 描述了DBMn的格式,每个DBMn的内容表示一个数据断点比较的地 址掩码, DBMn的每一位为"1"表示相应位不需要比较,为"0"表示相应位需 要比较。

图 4-41 描述了DBCn的格式,表 4-47 具体介绍了DBCn中的各个域。




表 4-47 DBCn 域描述

域		描述	读/写
域名	所在位		
ASIDuse	23	表示数据断点 n 的匹配是否需要比较 ASID:	可读
		0: 不需要 ASID 比较	可写
		1: 需要 ASID 比较	
BAI [7: 0]	21: 14	BAI 中每一位对应双字中的一个字节,如果	可读
		BAI 中的位被置为 1,则相应的自己访问在匹	可写
		配时被忽略:	
		0: 对该字节的访问可以引发匹配	
		1: 对该字节的访问在匹配时被忽略,不引发	
		匹配	
		BAI 不全为 0 是匹配成功的必要条件	
NoSB	13	表示 store 操作是否引发匹配:	可读
		0: store 操作可以引发匹配	可写
		1: store 操作不可以引发匹配	
NoLB	12	表示 load 操作是否引发匹配:	可读
		0: load 操作可以引发匹配	可写
		1: load 操作不可以引发匹配	
TE	2	表示数据断点 n 的匹配时是否会设 IBS 中的	可读
		BS[n]位:	可写
		0: 不设 BS[n]	
		1: 设 BS [n] 为 1	
BE	0	表示数据断点 n 的匹配是否会引发断点例外:	可读/
		0: 不引发断点例外	可写
		1: 引发断点例外	
0	31: 24	必须写入 0;读出时返回 0。	只读
	22		
	3		
	1		

数据断点的匹配条件是:

```
DB_{-}match = ( ( (TYPE = = load ) && !DBCn_NoLB ) | ( (TYPE = =store )
&& !DBCn_NoSB ) ) && ( !DBCn_ASIDuse | | ( ASID = = DBASIDn_ASID ) )
                && ( ( DBMn_DBM \mid - ( ADDR \land DBAn_DBA ) ) = = -0 )
                && ( \Box BCn_BAI & BYTELANE ) !=0 )
```

需要指出的是: 当 BE 位被置为 1 时,如果断点匹配上,即使 TE 位为 0, DBS 中的 BS [n] 位依然会被置为 1. 因此在进入断点例外后,软件可以通过查询 BS 来判断是那个断点引发了例外。

#### 4.3.4 EJTAG 相关的处理器核扩展

(1) 调试模式及其相关例外。调试模式只在发生调试例外的时候进入,执 行 DERET 或处理器重置可以退出 Debug 模式。在调试模式下,可以像内核状态 下存取处理器资源,除此之外调试模式还提供了额外的资源以方便调试。

调试例外优先级如下表所示:

优先级	例外名称	例外类型
最高	Reset	非调试
	C-C++	

表 4-48 调试例外优先级表

优先级	例外名称	例外类型
最高	Reset	非调试
	Soft reset	
	Debug Interrupt	调试
	DDBLImpr/DDSBImpr	
	NMI	非调试
	Interrupt	
	Debug Instruction Break	调试
	Address error on instruction fetch	非调试
	TLB refill on instruction fetch	
	TLB Invalid on instruction fetch	
	Cache Error on instruction fetch	
	Bus Error on instruction fetch	
	Debug Breakpoint (SDBBP)	调试
	Other excution_based exceptions	非调试
	Debug Data Break on Load/Store address	调试
	match	

	Address error on data access	非调试
TLB refill on data access		
	TLB Incvalid on data access	
	TLB modified on data access	
	Cache error on data access	
最低	Bus error on data access	

在调试状态下,只有部分例外可以继续发出,有些例外要被屏蔽,具体情况请见下表:

表 4-49 例外屏蔽表

优先级	调试模式下发生的事件	调试模式处理
最高	Reset	同非调试模式
	Soft reset	
	Debug Interrupt	屏蔽
	DDBLImpr/DDSBImpr	
	NMI	
	Interrupt	
	Debug Instruction Break	
	Address error on instruction fetch	重新进入调试模
	TLB refill on instruction fetch	式
	TLB Invalid on instruction fetch	
	Cache Error on instruction fetch	
	Bus Error on instruction fetch	
	Debug Breakpoint (SDBBP)	如同执行 BREAK
		重新进入调试模
		式
	Other excution_based exceptions	重新进入调试模
		式
	Debug Data Break on Load/Store address	屏蔽
	match	
	Address error on data access	重新进入调试模

	TLB refill on data access	式
最低	TLB Incvalid on data access	
	TLB modified on data access	
	Cache error on data access	
	Bus error on data access	

- (2) EJTAG 相关指令扩展。为了支持 EJTAG 调试功能,处理器增加了两条指令, SDBBP 和 DERET。SDBBP 产生一个调试断点异常; DERET 的功能是从调试例外中返回。
- (3) 内存映射的与调试有关的段。由于调试的 dseg 段分为 dmseg (EJTAG 内存) 段和 dresg (EJTAG 寄存器) 段。下表说明了段的划分和相关情况:

段名	字段名称	虚拟地址	Cache 属性
Dseg	dmseg	0xffff_ffff_ff20_0000 -	Uncached
		0xffff_ffff_ff2f_ffff	
	drseg	0xffff_ffff_ff30_0000 -	
		0xffff_ffff_ff3f_ffff	

表 4-50 Dseg 划分

下表列出了在调试模式下访问 0xffff\_ffff\_ff20\_0000 到 0xffff\_ffff\_ff2f\_ffff 的情况:

Debug_NoDCR	交易类型	DCR_ProbEn	Debug_LSNM	存取
1	X	不存在	0	Kernel 地址空间
0	Fetch	1	X	Dmseg
		0	X	
	Load/Store	1	0	Dmseg
			1	Kernel 地址空间
		0	0	Kernel 地址空间
			1	

表 4-51 Dmseg 的访问情况

下表列出了在调试模式下访问 0xffff\_ffff\_ff30\_0000 到 0xffff\_ffff\_ff3f\_ffff 的情况:

表 4-52 Drseg 的访问情况

Debug_NoDCR	交易类型	Debug_LSNM	存取
1	X	0	Kernel 模式的地址空间
0	Fetch	х	未定义
	Load/Store	0	Drseg
		1	Kernel 模式的地址空间

另外下表列出了不同情况下的调试例外中断入口地址:

表 4-53 调试例外中断入口地址

ECR 寄存器中的 ProbTrap 位	调试例外中断入口地址
0	0xffff_ffff_bfc0_0480
1	0xffff_ffff_ff20_0200(dmseg)

### 4.3.5 TAP 接口

(1) EJTAG TAP 包含的主要功能包括以下几个方面。①进行设备的识别和 操作 EJTAG 调试功能; ②dmseg 内存段的模拟; ③ 重启后立即进入重启的处理, 从处理器外部取得启动代码和数据; ④ 从 Probe 得到调试中断请求。下图示表 示了 TAP 包含的主要部分。




图 4-42 TAP 主要部分

TAP 由测试时钟(TCK)、测试模式选择(TMS)、测试数据输入(TDI)、测

试数据输出(TDO)和测试重置(TRST\*,低有效)组成。TCK和TMS用于控制TAP 控制器的状态,从而可以存取指令或者数据寄存器;通过 TDI 和 TDO 可以存取 数据和指令寄存器: TRST\*用于提供异步重置信号。关于 TAP 的详细信息可以参 考 IEEE Std 1149.1—1990 TAP 和边界扫描架构标准, EJTAG 的 TAP 控制器部 分与该标准保持兼容。

(2) 指令寄存器及其指令。指令寄存器用于控制数据寄存器的选择和 EJTAGBOOT 标志的设置和清除。指令寄存器长度为 5 位,下表包含了 EJTAG 覆 盖的指令:

编码	指令	功能
0x01	IDCODE	选中设备 ID 器
0x03	IMPCODE	选中实现标志寄存器
0x08	ADDRESS	选中地址寄存器
0x09	DATA	选中数据寄存器
0x0a	CONTROL	选中 EJTAG 控制寄存器
0x0b	ALL	选中地址、数据、和控制寄存器
0x0c	EJTAGBOOT	使处理器 reset 后执行调试例外
0x0d	NORMALBOOT	使处理器 reset 后执行 reset 处理代码
0x0e	FASTDATA	选择数据和 fastdata 寄存器
0x14	PCSAMPLE	选中 PC 采样寄存器
全1	BYPASS	选中旁路寄存器

表 4-54 EJTAG 指令

其中指令 IDCODE、IMPCODE、ADDRESS、DATA、CONTROL 和 BYPASS 选中单个 数据寄存器,如上表所示。ALL、EJTAGBOOT、NORMALBOOT和FASTDATA指令稍 微特殊一些, 我们在下面进行描述。

#### ALL 指令

使用 ALL 指令 Address、Data 和 EJTAG 控制寄存器一次全部选中,如下图 所示:



EJTAGBOOT 和 NORMALBOOT 指令

EJTAGBOOT 和 NORMALBOOT 指令用于控制处理器 reset 时,是否发生调试中断。如果 EJTAGBOOT 标志位存在,reset 时发生调试中断引发调试中断异常,处理器从调试例外异常处取值。同时,控制寄存中的 ProbTrap 位控制了调试例外入口的位置,可以通过 Probe 访问 dmseg 段,这样即使在正常的内存系统不能工作的情况下,也能启动处理器。

给出 EJTAGB00T 或者 NORMALB00T 指令的时候选中 Bypass 寄存器。EJTAG 控制寄存器的 EjtagBrk、ProbEn、ProbTrap 位跟随内部的 EJTAGB00T 位。FASTDATA 指令

FASTDATA 指令选中数据和 Fastdata 寄存器,如下图所示:




图 4-44 Fastdata 指令示意图

#### (3) 数据寄存器。下表总结了 TAP 的数据寄存器。

#### 表 4-55 TAP 数据寄存器

	1	
使用该寄存器的指令	寄存器名称	功能
IDCODE	设备 ID 寄存器	验证设备
MPCODE	实现寄存器	验证可以通过 TAP
		访问的功能
DATA/ALL/FASTDATA	数据寄存器	处理器存取的数
		据
ADDRESS/ALL	地址寄存器	处理器存取的地
		址
CONTROL/ALL	EJTAG 控制寄存器	通过 TAP 访问的功
		能的控制寄存器
BYPASS1/EJTAGBOOT/NORMALBOOT	BYPASS 寄存器	提供 TAP 的一位的
		移位路径
FASTDATA	FASTDATA 寄存器	附着在前面的数
		据寄存器上值上
		表示下一次 PrAcc
		位的值

PCSAMPLE	PC 采样寄存器	由 PC 采样逻辑使
		用

下面对数据寄存器值的含义做详细的说明:

设备识别寄存器(IDCODE)

设备识别寄存器是一个 32 位的只读寄存器,用来指明实现 EJTAG 的设备。这个寄存器也在 IEEE 1149. 1 标准中定义了。寄存器的格式和含义如下图和下表所示:

31	28 27	12	11	1	0
版本		部件编号	厂商 ID	1	

#### 图 4-45 IDCODE 寄存器格式

#### 表 4-56 IDCODE 寄存器说明

	所在位	描述	读/写
域名			
版本	31: 28		
部件编号	27: 12	指明指定设备的部件编号	只读
生产产商	11: 1	指明指定设备的生产厂商编号	只读
1	0		只读

#### ● 实现寄存器 (IMPCODE)

实现寄存器是一个 32 位的只读寄存器,用来指明 EJTAG 实现了的功能。寄存器值的格式和含义如下图和下表所示:

31 29 28 27 25 24 23 22 21 20 17 16 15 14 13 1 0

EJTAGver	R4k/R3k		DINTsup	0	ASIDsize	0	MIPS16e	0	NoDMA	0	MIPS
		0									32/64

#### 图 4-46 IMPCADE 寄存器示意图

#### 表 4-57 IMPCODE 寄存器说明

域名	所在位	描述	读/写
EJTAGevr	31: 29		
4k/R3k	28	特权环境的版本, 0 为 R4k 特权环境	只读

/ <u></u>			
DINTsup	24	指明是否支持来自 probe 的 DINT	只读
		0: 不支持	
		1: 支持	
ASIDsize	22: 21	指明 ASID 的大小	只读
		0: 为实现	
		1: 6 位	
		2: 8 位	
MIPS16e	16	指明处理器是否支持 MIPS16e ASE	只读
		0: 不支持	
		1: 支持	
NoDMA	14	指明没有 EJTAG DMA 支持:	只读
		0: 不支持	
		1: 支持	
MIPS	0	指明是 32 位还是 64 位处理器:	只读
32/64		0: 32 位	
		1: 64 位	
0	27: 25	写忽略; 读返回零	只读
	23		
	20: 17		
	15		
	13: 1		

#### ● 数据寄存器(DATA)

可以读写的数据寄存器在处理器存取的过程用于操作码和数据的传输。读取该寄存器的时候,只有当处理器阻塞在写操作上的时候,数据寄存器里面的值才有意义。当处理器有阻塞的读操作的时候,写入数据寄存器里面的值才有效。

寄存器值的格式如下图所示:

31

0

数据寄存器

图 4-47 数据寄存器格式


数据寄存器里面的数据有效位由存取的数据大小、地址等共同决定。也就是由地址和 ECR 寄存器中的 Psz 位等决定, Psz 位的含义由下表决定:

表 4-58 Psz 位的含义

Psz	大小	地址		尾端	· 17.11.1					
		[2: 0]	7	6	5	4	3	2	1	0
0	字节	000								
		001								
		010								
		011								
		100								
0	字节	101								
		110								
		111								
1	半字	000								
		010								
		100								
		110								
2	字	000								
	5 字节	001								
	6 自节	010								
	7字节	011								
	字	100								
	5 字节	101								
	6 自节	110								
	7字节	111								
3	3 字节	000								
		010								
		100								
		110								
	双字	111								
保留			n. a.							

#### ● 地址寄存器 (ADDRESS)

只读的地址寄存器提供处理器访问的地址,寄存器的长度为 48 位。 寄存器的格式如下图所示:



#### 图 4-48 地址寄存器格式

#### ● EJTAG 控制寄存器(ECR)

32 位的 EJTAG 控制寄存器可以用来处理处理器 reset 和 soft reset 信号、Debug 模式信号、处理器存取的开始、完成、大小,以及读写信号。除此之外 ECR 还控制:调试入口地址、允许调试中断请求、允许实现无关的处理器和外设 reset.

寄存器值的格式和含义如下图和下表所示:

Ī	Rocc	Psz	0	VPED	Doze	Halt	PerRst	PRnW	PrAcc	0	PrRst	ProbEn	ProbTrap	0	EjtagBrk	0	DM

图 4-49 ECR 格式

### 表 4-59 ECR 域描述

域名	所在位	描述	读/写	
Rocc	31	当处理器在重置后, Rocc 位保持为 1. 调试主	读/可写	
		机通过 TAP 清掉此位,表示检测到处理器重置 0		
		行为。		
Psz	30: 29	指明了当前处理器处理数据的大小	只读	
VPED	23	在具有 MIPS MT ASE 的处理器上,该位表示	只读	
		VPE 当前是否被禁用。		
		0: 不支持 MT 或者支持,并且处于激活状态		
		1: 禁用状态		
Doze	22	0: 未处于低电压模式	只读	
		1: 处于低电压模式		
Halt	21	0: 内部系统总线运行中	只读	
		1: 内部系统总线停止		
PerRst	20	用于控制外围 reset	可读写	
		0: 无外围 reser		

		1: 存在外围 reset	
PRnW	19	表示当前阻塞的处理器存取类型。	只读
		0: 处理器读,取值或者取数	
		1: 处理器写	
PrAcc	18	用于只是是否有一阻塞的处理器存取,并用来	可读/可
		控制处理器存取的完成。读的时候返回 0 表示	写
		没有等待的处理器存取;1表示存在等待的处	
		理器存取。如果在有等待的处理器存取的情况	
		下,写入0表示处理器存取的完成。	
PrRst	16	用于控制处理器 reset,该位不可用,只读	只读
ProbEn	15	用于控制 Probe 是否用来服务 dmseg 段的存	可读写
		取。	
		0: Probe 不服务	
		1: Probe 服务	
ProbTrap	14	用于控制调试状态下的例外地址。	可读写
		0: 正常 0xffff_ffff_bfc0_0408	
		1: dmseg 0xffff_ffff_ff20_0000	
EjtagBrk	12	写入1的时候请求一个调试中断例外,当处理	可读/可
		器进入调试状态的时候硬件清掉该位	写
			1
DM	3	指示当前处理器是否在调试模式。	只读
		0: 非调试模式	
		1: 调试模式	
0	28: 24,	返回 0	只读
	17,		
	13,		
	11: 4,		
	2: 0		

## ● Fastdata 寄存器

Fastdata 寄存器的宽度为 1 位。移进的 Fastdata 寄存器的值表示了存取操作 是否已经完成。Fastdata 寄存器只有 1 位,可读可写。



### 表 4-60 Sample 寄存器说明

域名	所在位	描述	读/写
TC	48: 41		
ASID	40: 33	采样的 PC 的地址空间	只读
PC	32: 1	PC 值	只读
New	0	表示该寄存器是否被读过	可读/写 0

# ● Bypass 寄存器

Bypass 寄存器提供一位的只读寄存器,提供通过TAP访问的最短移位路径。 该寄存器是 IEEE 1149.1 的规定。

•

# **5 DDR2**

本章给出 1F 芯片内的 DDR2 控制器的详细描述和配置使用。

龙芯 2F 集成了内存控制器,兼容 DDR2 SDRAM 标准(JESD79-2B)。龙 芯 2F 提供 JESD79-2B 兼容的内存读写操作。

# 5.1 DDR2 SDRAM 控制器特性

龙芯 1F CPU 支持四个物理 Bank,通过两个片选信号和 18 位的地址总线 (15 位行/列地址和 3 位逻辑 Bank 地址)实现最大地址空间是 64Gb (2<sup>36</sup>)。

龙芯 1F 支持所有的与 JESD79-2B 兼容的内存颗粒。DDR2 控制器参数能被设置为支持指定的内存芯片类型。芯片选择信号(CS\_n)的最大数目是 2。行地址(RAS\_n)和列地址(CAS\_n)的最大带宽分别是 15 和 14。还有 3 位的逻辑 bank 信号(BANK n)。

CPU内存的物理地址能被转换位行/列地址,见表 5-1。例如,2个CS\_n信号,8个banks,12位行地址和12位列地址。

表 5-1 DDR2 SDRAM 行/列地址转换

35 3°	I 30	30 29	18 17	15 14	3	2	0
	CS_n	RAS_n	BANI	K_n	CAS_n	F	3yte

内存控制器接收从处理器或外部设备发送的内存读写请求。无论是读还是写操作,内存控制器都处在 slave 状态。

内存控制器中实现了动态页管理功能。对于内存的一次存取,不需软件设计者的干预,控制器会在硬件电路上选择 Open Page/Close Page 策略。内存控制器特性包括:

- 全流水的命令和数据读写;
- 通过合并和重排序增加带宽:
- 通过丰富的寄存器读写端口修改基本的参数;
- 内置 Delay Compensation Circuit(DCC), 用来可靠的发送/接收数据;
- 1位和2位错误检测,通过 ECC 进行1位的错误修正;
- 频率: 133MHz-333MHz;

# 5.2 DDR2 SDRAM 读协议

图 5-1 中显示 DDR2 SDRAM 读协议,命令(CMD)包括 RAS n, CAS n

和 WE\_n。当一个读请求发生时,RAS\_n=1,CAS\_n=0,WE\_n=1。




图 5-1 DDR2 SDRAM 读协议, Cas Latency = 3, Read Latency = 3, Burst Length = 8

# 5.3 DDR2 SDRAM 写协议

在图 5-2 中显示 DDR2 SDRAM 写协议,命令(CMD)包括 RAS\_n,CAS\_n 和 WE\_n。当写请求发生时,RAS\_n=1,CAS\_n=0,WE\_n=0。与读协议不同,DQM 用来识别需要被写的字节数。DQM 和 DQS 是同步的。




图 5-2 DDR2 SDRAM 写协议,Cas Latency = 3, Write Latency = Read Latency -1 = 2, Burst Length = 4.

# 5.4 DDR2 SDRAM 参数设置顺序

为了在系统中支持不同的 DDR2 SDRAM 颗粒, DDR2 SDRAM 需要在加电复位后配置。JESD79-2B 标准定义了详细的配置操作和过程。DDR2 在内存

初始化前是不可用的,内存初始化顺序为:

- 1. 系统复位期间, aresetn 信号设置为 0, 所有的寄存器内容将清除为却省信:
- 2. 系统复位释放, aresetn 信号设置为 1;
- 3. 向配置寄存器地址发 32 位写指令,配置所有 29 个配置寄存器。此时如果写 CTRL\_03,应将其中参数 START 设为 0。所有寄存器都必须正确配置才可以正常工作。
- 4. 向配置寄存器 CTRL\_03 中发 32 位写指令。此时应将参数 START 设为 1。结束后内存控制器将自动对内存发起初始化指令。

在系统母板初始化后, DDR2 SDRAM 控制器在内存使用前需要配置内存类型。特别的是需要将相应的配置参数写到对应于物理地址 0X0FFF FE00 的 29 个 32 位寄存器中。每个寄存器会包括一个、多个或部分的参数。

# 5.5 DDR2 SDRAM 采样模式配置

在龙芯 1F 的 DDR2 SDRAM 控制器中,并通过延迟补偿电路(使用 DLL)来采样返回 DQS 的数据。因为内存控制器和 SDRAM 模块间的数据返回路径有延迟,所以必须引进一组控制信号用来测量延迟。

DDR2\_GATE\_I[1:0] 和 DDR2\_GATE\_O[1:0]的控制信号用于延迟测量。 在 PCB 设计中,DDR2\_GATE\_I 和 DDR2\_GATE\_O 连接起来模拟 PCB 上的写 延迟。这样,采样的精确性能够被保证。

# 6 PCI

本章给出龙芯 1F 的 PCI 控制器可以运行在 PCI 工作模式也可以工作在 PCIX 工作模式,它的实现符合 PCI-X 1.0b 和 PCI 2.3 规范。龙芯 1F 在 PCI 总线上可以充当两种不同的角色: PCI 主桥(PCI host bridge)或者 PCI 设备(PCI device)。当龙芯 1F 作为 PCI 主桥时,龙芯 1F 可以在 PCI 总线上发起设备配置读/写、IO读/写、MEM读/写;龙芯 1F 可以在 PCI 总线上接收来自设备的 MEM 读/写请求。当龙芯 1F 作为 PCI 设备时,龙芯 1F 可以在 PCI 总线上向 PCI 主桥发起 MEM 读/写;龙芯 1F 可以在 PCI 总线上接收来自 PCI 主桥发起 MEM 读/写、MEM 读/写。

# 6.1 总体描述

龙芯 1F作为PCI主桥时,龙芯 1F访问PCI空间的地址划分如表 6-1 所示。 当龙芯 1F作为PCI设备工作时,龙芯 1F对表 6-1 中地址列表以外任何地址的访问将直接(不做任何地址转换)被发送到PCI总线上。

起始地址	大小	属性
0x10000000	64MB	PCI mem space 0
0x14000000	64MB	PCI mem space 1
0x18000000	64MB	PCI mem space 2
0x1c000000	1MB	PCI IO 空间
0x1c100000	64KB	PCI 设备配置空间
0x1c110000	256B	PCI 控制器的 pciheader 空间

表 6-1 龙芯 1F 访问 PCI 总线的地址空间划分

当龙芯 1F 访问 3 个 64MB 的 PCI mem 空间时,PCI 总线上的地址由寄存器 pcimap[5:0]、pcimap[11:6]、pcimap[17:12]分别形成 PCI mem space 0、1、2这3个 PCI mem 地址窗口的高 6 位; 当龙芯 1F 访问 PCI 的 IO 空间时,PCI 总线上地址的高 12 位被置为全 0; 龙芯 1F 在发起配置空间读写前,应用程序应先配置好 17 位的 pcimap\_cfg 寄存器,告诉控制器欲发起的配置操作的类型和高 16 位地址线上的值。然后对 0x1c100000 开始的 64K 空间进行读写即可访问对应设备的配置头。设备号由根据 pcimap\_cfg[15:0] 从低到高优先编码得到。PCI 设备配置操作地址生成见图 6-1。




图 6-1 PCI 设备配置读写总线地址生成机制

```
#define pcibus_cfg_base 0xbc100000
#define pcimapcfg
                        0xbfd01120
unsigned int base0[16];
for(int i = 0; i < 16;i++)
{
    *((volatile unsigned int *)(pcimapcfg))= 0x1<< (16+i);
   base0[i] = *((volatile unsigned int *)(pcibus_cfg_base+0x10));
}
上面这段代码将读取 PCI 总线 0 上所有 PCI 设备的 base0 到数组 base0 中;
unsigned int devnum;
unsigned int functum = 0x0;
unsigned int busnum = 0x1;
for(devnum = 0; devnum<32; devnum++)
{
    *((volatile unsigned int *)(pcimapcfg))= 0x10000 | busnum;
    base0[i] = *((volatile unsigned int *)(pcibus_cfg_base+ (devnum << 11) + (funcnum
<< 8)+ 0x10));
}
上面这段代码将读取 PCI 总线 1 上所有 PCI 设备的 base0 到数组 base0 中。
```

龙芯 1F的PCI控制器的pciheader空间如表 6-2 所示。

表 6-2 龙芯 1F 的 PCI 控制器 pciheader 空间划分

字节 3	字节 2	字节 1	字节 0	地址		
Device	e ID	Vendor ID		00		
State	us	Cor	Command			
	Class Code		Revision ID	08		
BIST	Header Type	Latency Timer	CacheLine Size	0C		
	Base Addr	ess Register 0		10		
	Base Addr	ess Register 1		14		
Base Address Register 2						
Base Address Register 3						
Base Address Register 4						
Base Address Register 5						
				28		
Subsystem ID Subsystem Vendor ID						
				30		
		·	Capabilities Pointer	34		
Maximum Latency	Minimum Grant	Interrupt Pin	Interrupt Line	3C		

ISR_40h	40
ISR_44h	44
ISR_48h	48
ISR_4Ch	4C
ISR_50h	50
ISR_54h	54
ISR_58h	58
PCIX Command Register	E0
PCIX Status Register	E4

其中 00~3C 为 PCI type 0 header, 40 开始的寄存器为龙芯 1F 自定义寄存器。龙芯 1F 的 pciheader 空间可以由龙芯 1F 以 0x1c110000 为基址进行访问,也可以在龙芯 1F 充当 PCI 设备时由外部的 PCI 主桥通过 PCI 设备配置读/写操作进行访问。

在龙芯 1F 的 pciheader 空间中有下列寄存器的使用方法和标准的 PCI 协议有所差异

# 6.2 寄存器描述

Command 寄存器:




图 6-2 Command register layout

Command 寄存器的格式如图 6-2 所示。在龙芯 1F 中,Command 寄存器只有 0、1、2、6、8 这 5 位可以进行修改。龙芯 1F 的 PCI 控制器不支持 Fast Back-to-Back 功能。龙芯 1F 在使用 PCI 总线前必须将 Command 寄存器的 0、1、2 这 3 位值为有效(置为 1)。

#### Base Address Register 0~5:

龙芯 1F有 3 个用于将龙芯 1F所控制资源映射到PCI总线上的 64 位地址窗口。这 3 个PCI 地址窗口分别被命名为PCI base 0、1、2。这 3 个窗口的大小和映射的龙芯 1F内部资源如 表 6-3 所示。

窗口名称 大小 访问方式 对应资源
PCI base 0 2MB MEM GPU/DC
PCI base 1 16MB MEM AXI MUX Slave

表 6-3 龙芯 1F 内部资源在 PCI 总线上的映射

PCI base 0 由 Base Address Register 1 和 Base Address Register 0 分别构成地址窗口的 高 32 位和低 32 位。

PCI base 1 由 Base Address Register 3 和 Base Address Register 2 分别构成地址窗口的 高 32 位和低 32 位。

PCI base 2 由 Base Address Register 5 和 Base Address Register 4 分别构成地址窗口的 高 32 位和低 32 位。

Interrupt Line 和 Interrupt Pin:

由于龙芯 1F 的 PCI 控制器不包含相应的中断控制部分,这两个和中断相关的寄存器在龙 芯 1F 中无意义。

在 40~E4 这些寄存器中,为了保证龙芯 1F 的 PCI 接口运行正常,必须对 ISR\_4Ch 寄存器的第 31 位进行设置 (ISR\_4Ch 寄存器的第 31 位需要被置为 1),其它的寄存器可以不必进行如何配置。40~E4 这些寄存器的定义如下:


ISR\_40h:

Bit(s)	Туре	Reset	Description
31	Read/Write (1 to clear)	0	Target Read Delayed transaction for discarded I/O and non- prefetchable regions
30	Read/Write (1 to clear)	0	Target Read Delayed transactions are discarded.
29	Read/Write	0	Target (I/O and Memory) Read Delayed/Split at time-out or immediately.  • 0: At time-out (default)  • 1: Immediately
28	Read/Write	0	Target (I/O and Memory) Read Delayed/Split or retry select (if the application interface is not ready)¹ • 0: Delayed/Split transaction • 1: Retry transaction (retry immediately, no AT_REQ to the application)
27	Read/Write	0	Target (I/O and Memory) Read Target-Abort enable If the application interface is not ready at the latency time-out, this bit enables I/O and Memory Read Target-Aborts.
26	Read/Write	0	Target (I/O) Write Split Enable This bit enables Write Split at time-out or immediately.  • 0: At time-out (default)  • 1: Immediately
25	Read/Write	0	Target (I/O) Write Split enable
24	Read/Write	0	Target (I/O and Memory) Write Target-Abort Enable if the application interface is not ready <sup>1</sup> at the start of the cycle, this bit enables Target Write Target-Abort.
23	Read/Write	0	Target (Read/Write) Master-Abort Enable Check at the start of each transaction
22:20	Read/Write	000	Target subsequent Latency Time-Out Enable  output  Out

Dit/o\	Tuno	Deset	Decembrion
Bit(s)	Туре	Reset	Description
19:16	Read/Write	0000	Target Initial Latency time-out in PCI mode: 0 = 16, 8 to 15  If the register is programmed to any value from 1 to 7, the initial latency timer is disabled. (It is not supported by the PCI specification.)  For PCI-X, the initial latency time-out is fixed to 8 clocks.  For multiple Delay transaction support:      0: 16 clocks, 8 Delay transactions maximum      1 to 7: disable latency timer      8: 8 clocks, 1 Delay transaction maximum      9: 9 clocks, 2 Delay transactions maximum      10: 10 clocks, 3 Delay transactions maximum      11: 11 clocks, 4 Delay transactions maximum      12: 12 clocks, 5 Delay transactions maximum      13: 13 clocks, 6 Delay transactions maximum      14: 14 clocks, 7 Delay transactions maximum      15: 15 clocks, 8 Delay transactions maximum  Note: The value programmed in this register affects the maximum number of Delay transactions the controller can support. Program the Target Delay Request Outstanding Maximum Count (CR4C[4:0]) accordingly.
15:4	Read/Write	000h	Programmable Boundary Enable to Disconnect/Prefetch for Target Burst Read Cycles to Prefetchable Region in PCI  A value of FFFh indicates an end-of-boundary (64 KB down to 16 bytes). Similarly, values of FFEh or FF8h indicate an end-of-boundary of 64 KB down to 32 bytes and 64 KB down to 128 bytes, respectively.  Every bit position the 0 moves (from left to right) increases the disconnect boundary. Lowest is 16 bytes to a 64-KB maximum.
3	Read/Write	0	Enable Disconnect/Prefetch to Prefetchable Memory Regions Setting this bit enables disconnect/prefetch to a prefetchable region programmed in ISR_40[15:4]. Resetting this bit enables prefetching to the device boundary. Non-prefetchable regions for PCI are always disconnected on the first transfer. ISR_40[3] has no effect on non-prefetchable memory regions.
2	Read/Write	0	Reserved
1	Read/Write	0	Target Split Write Control  O: Blocks all requests except Posted Memory Write (PMW)  1: Blocks all requests including PMW until split completion

Bit(s)	Туре	Reset	Description
0	Read/Write	0h	Master Latency Time-Out Disable  1: Time-out disable  0: Time-out enabled

ISR\_44h:



### ISR\_48h:

Bit(s)	Туре	Reset	Description
31:0	Read/Write 1 to clear	0000 0000h	Target Delayed/Split Request Pending Sequences The application uses this address to remove a pending split sequence from the target queue by clearing the appropriate bit.  Example: Clearing Bit 14 clears the pending Sequence 14. An application or configuration write to this address can clear this register.

ISR\_4Ch:

Bit(s)	Туре	Reset	Description
31	Read/Write	1	Master Request (Memory Read) Byte Count/Byte Enable Select for DWORD Transactions  O: Byte enables valid The byte enable is taken from the application.  1: DWORD byte count valid (default) The controller automatically generates Memory Read byte enables based on the address and byte count information.
30	Read/Write	0	Master Request (I/O and CR Cycles) Byte Count/Byte Enable Select  O: Byte enables valid (default)  1: DWORD byte count valid
29	Read/Write	0	Enable Master (Retry) Deferred Writes Allows read requests to pass.  Note: Applicable to PCI mode I/O and Memory transactions only.  O: New read requests are not accepted until the current write cycle completes. Reads cannot pass writes.  1: New read requests are accepted, even when a write cycle is pending. Reads can pass writes.
28	Read/Write	0	Enable Master (Retry) Deferred Reads  Allows read/write requests to pass.  Note: Applicable to PCI mode I/O and Memory transactions only.  O: New read/write requests are not accepted until the current read cycle completes. Read/write requests cannot pass reads.  1: New read/write requests are accepted, even when a read cycle is pending. Read/write requests can pass reads.
27	Read/Write	0	Master I/O Deferred/Split Request Outstanding Maximum Count  0: 4ch[26:24]  1: 1

28:24   Read/Write	Bit(s)	Туре	Reset	Description			
CR4C[26:24]   Max. # SACs   Max # DACs	26:24	Read/Write	010		Read Request Outstan	ding Maximum Count	
3'b001					Max. # SACs	Max # DACs	
3'b010				3'b000	8	4	
3'b011   3   1   2   2   3'b101   5   2   3'b101   6   3   3'b110   6   3   3'b111   7   3   3   1   1   1   1   1   1   1   1				3'b001	1	0	
3'b100				3'b010	2	1	
3b101   5   2   3'b110   6   3   3'b111   7   3   If these bits are programmed to 3'b100, the controller can support two DAC cycles, four SACs, or a combination of one DAC and two SACs.   Note: For the PCI-X maximum outstanding Split transactions, refer to CRE0[22:20].   23:16   Read   00h   Target/Master Error Sequence Number				3'b011	3	1	
3'b110				3'b100	4	2	
3'b111   7   3     If these bits are programmed to 3'b100, the controller can support two DAC cycles, four SACs, or a combination of one DAC and two SACs.   Note: For the PCI-X maximum outstanding Split transactions, refer to CRE0[22:20].    23:16   Read   00h   Target/Master Error Sequence Number     15   Read   0   Target/Master Error Command Type     0: Delayed/Split Command     1: Other commands     1: Other commands     1: Other commands     1: Other commands     1: Other command     1: Other command     1: Other command type during the error condition. To determine the exact error condition, you must rely on the AT_END_CODE and other configuration register bits and signals such as the ones referred to above.    14				3'b101	5	2	
If these bits are programmed to 3'b100, the controller can support two DAC cycles, four SACs, or a combination of one DAC and two SACs.   Note: For the PCI-X maximum outstanding Split transactions, refer to CRE0[22:20].   23:16   Read   Oh   Target/Master Error Sequence Number     15   Read   O   Target/Master Error Command Type   O: Delayed/Split Command     1: Other commands   This bit is applicable when ATM_ADDR_PERR_O, ATM_DATA_PERR_O, or ATM_SERR_O is asserted. The isr_4c[15] indicates of the command type during the error condition. To determine the exact error condition, you must rely on the AT_END_CODE and other configuration register bits and signals such as the ones referred to above.    14   Read   O   Target/Master Error Indication   O: Target     15   Target   O: Target     16   Clear   O   Target/Master System Error     16   Target/Master System Error Status     17   Read/Write   O   Target/Master Data Parity Error Status     18   This bit is set whenever ATM_DATA_PERR_O is active.     19   Reserved   Read/Write   O   Target/Master Address/Attribute PERR# Error Status     10:9   Reserved   Read/Write   O   Target Illegal I/O DWORD Byte Combinations Detected				3'b110	6	3	
two DAC cycles, four SACs, or a combination of one DAC and two SACs.  Note: For the PCI-X maximum outstanding Split transactions, refer to CRE0[22:20].  23:16 Read 00h Target/Master Error Sequence Number  15 Read 0 Target/Master Error Command Type  • 0: Delayed/Split Command  • 1: Other commands  This bit is applicable when ATM_ADDR_PERR_O, ATM_DATA_PERR_O, or ATM_SERR_O is asserted. The isr_4c[15] indicates of the command type during the error condition. To determine the exact error condition, you must rely on the AT_END_CODE and other configuration register bits and signals such as the ones referred to above.  14 Read 0 Target/Master Error Indication  • 0: Target  15 Target 1 Target/Master System Error  16 Target/Master System Error  17 This bit is set whenever ATM_SERR_O is active.  18 Read/Write (1 to clear) 0 Target/Master Data Parity Error Status  This bit is set whenever ATM_DATA_PERR_O is active.  19 Target/Master Address/Attribute PERR# Error Status  This bit is set whenever ATM_ADDR_PERR_O is active.  10:9 Reserved  10:9 Read/Write (1 to clear) 0 Target Illegal I/O DWORD Byte Combinations Detected				3'b111	7	3	
15 Read 0 Target/Master Error Command Type  • 0: Delayed/Split Command  • 1: Other commands This bit is applicable when ATM_ADDR_PERR_O, ATM_DATA_PERR_O, or ATM_SERR_O is asserted. The isr_4c[15] indicates of the command type during the error condition. To determine the exact error condition, you must rely on the AT_END_CODE and other configuration register bits and signals such as the ones referred to above.  14 Read 0 Target/Master Error Indication  • 0: Target  • 1: Master  13 Read/Write (1 to clear) Target/Master System Error This bit is set whenever ATM_SERR_O is active.  14 Read/Write (1 to clear) Target/Master Data Parity Error Status This bit is set whenever ATM_DATA_PERR_O is active.  15 Read/Write (1 to clear) Target/Master Address/Attribute PERR# Error Status This bit is set whenever ATM_ADDR_PERR_O is active.  16 Target/Master Address/Attribute PERR# Error Status This bit is set whenever ATM_ADDR_PERR_O is active.  17 Target/Master Address/Attribute PERR# Error Status This bit is set whenever ATM_ADDR_PERR_O is active.  18 Read/Write (1 to clear) Target Illegal I/O DWORD Byte Combinations Detected				two DAC cycles, for SACs. <b>Note:</b> For the PCI	our SACs, or a combi	nation of one DAC and two	
• 0: Delayed/Split Command     • 1: Other commands     This bit is applicable when ATM_ADDR_PERR_O, ATM_DATA_PERR_O, or ATM_SERR_O is asserted. The isr_4c[15] indicates of the command type during the error condition. To determine the exact error condition, you must rely on the AT_END_CODE and other configuration register bits and signals such as the ones referred to above.  14 Read    0	23:16	Read	00h	Target/Master Erro	or Sequence Number		
O: Target  13 Read/Write (1 to clear)  Target/Master System Error This bit is set whenever ATM_SERR_O is active.  12 Read/Write (1 to clear)  Target/Master Data Parity Error Status This bit is set whenever ATM_DATA_PERR_O is active.  11 Read/Write (1 to clear)  Target/Master Address/Attribute PERR# Error Status This bit is set whenever ATM_ADDR_PERR_O is active.  10:9 Reserved  Read/Write (1 to clear)  Target Illegal I/O DWORD Byte Combinations Detected	15	Read	0	0: Delayed/Split Command     1: Other commands This bit is applicable when ATM_ADDR_PERR_O, ATM_DATA_PERR_O, or ATM_SERR_O is asserted. The isr_4c[15] indicates of the command type during the error condition. To determine the exact error condition, you must rely on the AT_END_CODE and other configuration register bits and signals			
This bit is set whenever ATM_SERR_O is active.  Read/Write (1 to clear)  Read/Write (1 to clear)  Target/Master Data Parity Error Status This bit is set whenever ATM_DATA_PERR_O is active.  Target/Master Address/Attribute PERR# Error Status This bit is set whenever ATM_ADDR_PERR_O is active.  Reserved  Read/Write (1 to clear)  Target Illegal I/O DWORD Byte Combinations Detected	14	Read	0	0: Target	or Indication		
(1 to clear) This bit is set whenever ATM_DATA_PERR_O is active.  11 Read/Write (1 to clear) Target/Master Address/Attribute PERR# Error Status This bit is set whenever ATM_ADDR_PERR_O is active.  10:9 Reserved  8 Read/Write (1 to clear) Target Illegal I/O DWORD Byte Combinations Detected	13		0	-		is active.	
(1 to clear) This bit is set whenever ATM_ADDR_PERR_O is active.  10:9 Reserved  8 Read/Write (1 to clear) Target Illegal I/O DWORD Byte Combinations Detected	12		0				
Read/Write 0 Target Illegal I/O DWORD Byte Combinations Detected     (1 to clear)	11		0				
(1 to clear)	10:9	Reserved					
7 Read/Write 0 Target Illegal I/O DWORD Byte Detected	8		0	Target Illegal I/O DWORD Byte Combinations Detected			
	7	Read/Write	0	Target Illegal I/O D	WORD Byte Detected	d	

Bit(s)	Туре	Reset	Description
6	Reserved		
5	Read/Write	0	Target I/O Delayed/Split Request Outstanding Maximum Count  outstanding Maximum Count  1: 1
4:0	Read/Write	00001	Target Delayed/Split Request Outstanding Maximum Count  0: 32  1: 31  Note: If these bits are programmed beyond the designed outstanding maximum count, the designed maximum table depth is used instead.  No additional Deferred/Split transactions are accepted if this outstanding maximum count is reached. Furthermore, no additional Deferred/Split transactions are accepted if the I/O Delay or I/O Split Request outstanding maximum is reached.

# ISR\_50h:

Bit(s)	Туре	Reset	Description
31:0	Read/Write (1 to clear)	0000 0000h	Master Deferred/Split Sequence Pending Used by the application to remove a pending split sequence from the master queue by clearing the appropriate bit.  Example: Clearing bit 14 (writing 1) clears the pending sequence 14.

# ISR\_54h:

Bit(s)	Туре	Reset	Description
31:0	Read/Write (1 to clear)	0000 0000h	Master Split Completion Message Received with Error Message
			These bits are not the actual error message payload. Each bit represents the outstanding Split Completion error message reception. Bit 0 being set indicates that a Split Completion message with an error message is received for outstanding Split transaction 0.

ISR\_58h:

Bit(s)	Туре	Reset	Description
31:25	Read/Write	0000000h	Master Arbiter Control Bits [31:26]: Only in Fixed Priority mode (when bit 25 is 1'b1) Bits [31:30]: MSI request  • 00: Highest priority  • 01: Medium priority  • 10: Lowest priority  • 11: Reserved Bits [29:28]: Target split completion  • 00: Highest priority  • 01: Medium priority  • 10: Lowest priority  • 11: Reserved Bits [27:26]: New request, deferred read, deferred write  • 00: Highest priority  • 01: Medium priority  • 10: Lowest priority  • 11: Reserved Bits [25]: Fixed/round-robin priority selector  • 1: Fixed  • 0: Round-robin
24:19	Reserved		
18	Read/Write	1	AM_DO_FLUSH_I Control  0: Disable use of AM_DO_FLUSH_I for core releases 2.4 and earlier.  1: The application must assert AM_DO_FLUSH_I after a fatal error on memory writes.
17	Read/Write (1 to clear)	0	Master Retry Aborted
16	Read/Write (1 to clear)	0	Master TRDY Time-Out Aborted
15:8	Read/Write	00h	Master Retry Value  • 0: infinite, 1 to 255
7:0	Read/Write	00h	Master TRDY Time-Out Value  0: disabled, 1 to 255

# PCIX Command Register:

Bit(s)	Туре	Reset	Description
31:23	Reserved		
22:20	Read/Write	Strap option	Maximum Outstanding Split Transactions (1 to 32)
19:18	Read/Write	00	Maximum Memory Byte Count (512 to 4096)
17	Read/Write	1	Relaxed Ordering Enable
16	Read/Write	0	Data Parity Error Recovery Enable
15:8	Read	Strap option	Next Capability Pointer
7:0	Read	07h	PCI-X Capability ID

### PCIX Status Register:

Bit(s)	Туре	Reset	Description
31:30	Reserved		
29	Read/Write (1 to clear)	0	Split Completion Error Message Received
28:26	Read	Strap option	Designed Maximum Cumulative Read Size Indicates a number that is greater than or equal to the maximum cumulative size of all Burst Memory Read transactions the device function is designed to have outstanding at one time.
25:23	Read	Strap option	Designed Maximum Outstanding Split Transactions Indicates a number that is greater than or equal to the maximum number of Split transactions the device function is designed to have outstanding at one time.
22:21	Read	Strap option	Designed Maximum Memory Read Byte Count Indicates a number that is greater than or equal to the maximum byte count the device function is designed to use when initiating a sequence with one of the burst memory reads.
20	Read	Strap option	Device Complexity  O: Simple Device  1: Host Bridge (when Host bridge functionality is selected)
19	Read/Write (1 to clear)	0	Unexpected Split Completion
18	Read/Write (1 to clear)	0	Split Completion Discarded
17	Read	Strap option	133-MHz Capability
16	Read	Strap option	Indicates a 32- or 64-bit device
15:8	Read	FFh	Bus Number Updated on all configuration write cycles.
7:3	Read	5'b11111	Device Number Updated on all configuration write cycles.
2:0	Read	000	Function Number

79 1 水血龙心 II III OI 江阴郁止市工	下, 无心口 起自了到的仔细而安起刊相应的配直:
pcimap	PCI 映射
PCIX_Bridge_Cfg	PCI/X 桥相关配置
pcimap_cfg	PCI 配置读写设备地址
PCI_HitO_Sel_L	PCI 窗口 0 控制低 32 位
PCI_HitO_Sel_H	PCI 窗口 0 控制高 32 位
PCI_Hit1_Sel_L	PCI 窗口 1 控制低 32 位
PCI_Hit1_Sel_H	PCI 窗口 1 控制高 32 位
PCI_Hit2_Sel_L	PCI 窗口 2 控制低 32 位
PCI_Hit2_Sel_H	PCI 窗口 2 控制高 32 位
PXArb_Config	PCIX 仲裁器配置
PXArb_Status	PCIX 仲裁器状态
Pciconfigi	PCI 桥工作模式配置

为了保证龙芯 1F的 PCI 控制器正常工作,龙芯 1F还有下列寄存器需要进行相应的配置;

PCI\_Hit0\_Sel\_H 和 PCI\_Hit0\_Sel\_L 分别构成龙芯 1F 的 PCI 窗口 0 的基址的高 32 位和低 32 位。这个地址窗口为一个 2MB 大小的地址窗口。其映射的资源是龙芯 1F 的 GPU/DC 资 源。 当龙芯 1F 作为南桥 (PCI 设备) 工作时,这两个 32 位寄存器的值分别应该被配置为: 32'h7fff\_ffff 、32'hffe0\_0004。当龙芯 1F 作为 Soc(PCI 主桥) 工作时 PCI 窗口 0 应该被 关闭,这两个寄存器的值分别应该被设置为: 32'h6、32'h6。


PCI\_Hit1\_Sel\_H 和 PCI\_Hit1\_Sel\_L 分别构成龙芯 1F 的 PCI 窗口 1 的基址的高 32 位和低 32 位。这个地址窗口为一个 16MB 大小的地址窗口。其映射的资源是龙芯 1F 中除 GPU/DC 外的其它 IP 资源。当龙芯 1F 作为南桥(PCI设备)工作时,这两个 32 位寄存器的值分 别应该被配置为: 32'h7fff\_ffff 、32'hff00\_0004。当龙芯 1F 作为 Soc (PCI 主桥) 工作时 PCI 窗口 1 应该被关闭,这两个寄存器的值分别应该被设置为: 32'h6、32'h6。

PCI Hit2 Sel H和PCI Hit2 Sel L分别构成龙芯 1F的PCI 窗口 2的基址的高 32 位和低 32 位。这个地址窗口为一个大小可变的地址窗口(必须为2的幂次)。其映射的资源是龙 芯 1F 中 DDR 内存空间。 当龙芯 1F 映射到 PCI 总线上的 DDR 内存空间为 1GB 大小时,这 两个 32 位寄存器的值分别应该被配置为: 32'hffff ffff 、32'hc000 0004。

偏移地址	位宽	寄存器	描述	读写特性
0XBFD0_110C	32	PCI_PXARB_CONFIG	Sumh	R/W
0XBFD0_1110	32	PCI_PXARB_STATUS	Sumh	R/W
0XBFD0_1114	32	pcimap	pcimap[5:0]	R/W
			pcimap[11:6]	
			pcimap[17:12]分别形	
			成 PCI mem space	
			0、1、2 这 3 个 PCI	
			mem 地址窗口的高 6	
			位	

0XBFD0_1118	32	PCIX_RGATE	应该设置为 6' h18	R/W
OXBFDO_111C	32	PCIX_RELAX_EN	应该设置为0	R/W
0XBFD0_1120	32	pcimap_cfg	详见图 6-1	R/W
0XBFD0_1130	32	PCI_HitO_Sel_L		R/W
0XBFD0_1134	32	PCI_HitO_Sel_H		R/W
0XBFD0_1138	32	PCI_Hit1_Sel_L		R/W
0XBFD0_1140	32	PCI_Hit1_Sel_H		R/W
0XBFD0_1144	32	PCI_Hit2_Sel_L		R/W
0XBFD0_1148	32	PCI_Hit2_Sel_H		R/W

			pciap				
5:0	trans_1o0	读写	0	PCI_Mem_LoO 窗口映射地址高 6 位			
11:6	trans_lo1	读写	0	PCI_Mem_Lo1 窗口映射地址高 6 位			
17:12	trans_1o2	读写	0	PCI_Mem_Lo2 窗口映射地址高 6 位			
31:18	保留	只读	0				
	PCIX_Bridge_Cfg						
5:0	pcix_rgate	读写	6' h18	PCIX 模式下向 DDR2 发读取数门限			
6	pcix_ro_en	读写	0	PCIX 桥是否允许写越过读			
31:18	保留	只读	0				
			pcimap_cfg				
15:0	dev_addr	读写	0	PCI 配置读写时 AD 线高 16 位			
16	conf_type	读写	0	配置读写的类型			
31:17	保留	只读	0				
			PCI_Hit*_Sel_=	*			
0	保留	只读	0				
2:1	pci_img_size	读写	2' b11	00: 32 位; 10: 64 位; 其它: 无效			
3	pref_en	读写	0	预取使能			
11:4	保留	只读	0				
62:12	bar_mask	读写	0	窗口大小掩码(高位1,低位0)			
63	burst_cap	读写	1	是否允许突发传送			
PXArb_Config							
0	device_en	读写	1	外部设备允许			
1	disable_broken	读写	0	禁用损坏的主设备			
				总线停靠到默认主设备			
2	default_mas_en	读写	1	0: 停靠到最后一个主设备			
				1: 停靠到默认主设备			
5:3	default_master	读写	0	总线停靠默认主设备号			
				从没有设备请求总线开始到触发停			
				靠默认设备行为的延迟			
7:6	park delay	读写	0	00: 0 周期			
1.0	pari_acraj		Ü	01:8 周期			
				10: 32 周期			
				11: 128 周期			
15:8	level	读写	8' h01	处于第一级的设备			
00.10	, ,	)+ <del>[ ]</del>		强制优先级设备			
23:16	rude_dev	读写	0	为1的位对应的PCI设备在得到总线			
04 10	<i>t</i> □	H /+		后可以通过持续请求来占住总线			
31:13	保留	只读	0				



# 7 GPU

本章给出 1F 芯片集成的高性能 2DGPU,该 GPU 拥有强大的图形处理能力。该 GPU 可以加速诸如 Symbian, Windows CE 和 Linux 的 GUI 性能,同时能够显著降低系统的总体功耗。

# 7.1 IP\_BLOCK 框图




图 7-1 GPU IP 框图

# 7.2 与 1F 接口




图 7-2 GPU 接口框图

GPU 有两个接口用于连接到 1F 的总线上。两个接口工作在同一时钟频率下。

一个是 AXI 主设备接口,该接口用于 GPU 从 1F 获取显存中的数据, GPU 通过该接口发送数据请求有两种可能: 1DMA (用来获取 GPU 执行命令和状态); 2 像素引擎 (cache 中的数据的读写访问)。该 AXI 接口拥有 64bit 数据通道,支持乱序返回数据,多种突发长度的传输。

另一个是 AHB 从设备接口,该接口用于 1F 的 CPU 访问并配置 GPU 的寄存器。该 AHB 接口拥有 32bit 数据通路,与 GPU CORE 异步交互数据。

# 7.3 2D GPU 引擎

### 7.3.1 2D GPU 引擎框图




图 7-3 2D GPU 引擎框图

### 7.3.2 2D GPU 引擎支持的硬件图元操作

### Lines

Lines 使用 Bresenham algorithm 进行渲染。在 Lines 时,仅仅 ROP2 和 ROP4 支持, 并且在使用 ROP4 时,pattern 必须提供透明度掩码。在 Lines 时,裁剪操作基于像素级 别。

### Rectangle Fill and Clear

Rectangle Fill 操作用指定颜色填充矩形区域,该操作支持 ROP2 和 ROP4,在使用 ROP4 时,pattern 必须提供透明度掩码。

Clear 操作不需要 ROP 和 pattern 支持就可以填充矩形,一个 32bit 的值被用于填充整个矩形区域。

裁剪在 Rectangle Fill and Clear 中都是基于图元的。

#### Stretch and Non-Stretch Bit Blit

Bit Blit 操作将源内存区域的数据转移到目的内存区域。源内存和目的内存可以是相同或者不同的内存空间,源内存和目的内存可以是相同大小或者不同大小。若是不同大小,该操作就是 stretch 或者 shrink blit 操作。

Bit Blit 支持 ROP2, ROP3 和 ROP4。

修改后的 Bresenham algorithrm 被用于 fast stretching。Stretch factor 被定义为一个 15 fix-point 格式。Stretch blit 不允许重叠(源内存和目的内存共享)。Non stretch blit 允许重叠。

对于 Non-stretch blit, 裁剪操作基于图元; 对于 stretch blit, 裁剪操作基于像素。

#### Monchrome Expansion/Mask blit

该操作与 bit blit 只有一点不同。该操作支持 monochrome mask 供 ROP4 选择。对于该操作,源和目的矩形必须同样大小。该操作不允许重叠,驱动程序必须保证 GPU 执行的命令在源和目的矩形上不重叠。

Mask blit 从显存中获取 color source, monochrome mask 从 command stream 中获取。

裁剪操作基于像素级别。

### Filter Blit

该操作将矩形的源图像映射到大小不同的目的矩形。该操作支持高质量的 re-sampling filter。最大的 shrink 因子是 16,最大的 stretch 因子是 4。Filter Blit 不支持任何 ROP。裁剪基于像素级别。

### Rotation

所有图元都支持90度旋转。

### Transparency Mode

对于 monochrome expansion 支持: 1 不透明 2 有条件透明(若当前像素匹配一特定值则透明)



对于 blits 支持: 1 不透明 2 掩码透明(若当前像素的掩码为零则透明) 3 有条件透明(同上)

#### 裁剪

裁剪矩形支持所有图元。

### 数据格式

图形引擎支持的源数据格式:

A1R5G5B5 、 A4R4G4B4 、 A8R8G8B8 、 1-bit monochrome 、 R5G6B5 、 X1R5G5B5、 X4R4G4B、 X8R8G8B8、 UYUV YUV2、 8-bit color index

### ARGB 数据转换

对于 Filterblt,从 cache 中读取的数据会被转换成 A8R8G8B8 格式。对于其他图元,从 cache 中读取的数据会被转换成目的格式。写到 cache 中的数据总是目的格式。

### YUV to RGB 转换

YUV 数据可以被转换成 RGB 格式的数据,一旦被转换,过程不可逆。

### 颜色索引转换

该功能仅仅适用于源数据,一个 256 的 look-up 表被用于索引数据,表格是可编程的。

### Alpha Blending

### 虚拟内存支持

如果分配连续的物理内存不可能,GPU 可以支持虚拟地址。内存仲裁器包括一个虚拟地址到物理地址的转换模块。有两个含有 8 个入口的独立转换表分别用于源和目的地址的转换。为了使能该转换,31bit 必须被设置。内存仲裁器将会自动的转换。

MMU 有如下特征:

8entries per client(source,destination)

The entries are 20 bit wide

1 base address translation table address per client

Single level of translation table in memory

Bit 31 is used to indicate a virtual address

地址转换操作如下:

Incoming address: 31=1 30:12=lookup 11:0=offset



Base address: 31:12=base 11:0=0

4-byte request to AXI: lookup <-{base[31:12],12'd0}+{11'd0,address[30:12],2'd0}

Resulting address: data<-{lookup[31:12],address[11:0]}

# 7.4 GPU 内部寄存器列表

参数名称	位	缺省值	范围	描述
AQVertexElementCtrl [31:0]	地址: 0	x1c20006	0 Res	et Value:0x00000000
FORMAT	3:0	0x0	0x0-0xb	when vertex control element 0 is written // it is enabled and we disable all other VE controls // then we followed by writing to VE control N // (where N > 0) to enable the rest of the VE controls // The following definitions are general for D3D and AQ2 // Driver need to translate to the proper usage // BYTE = 0x0 // UBYTE = 0x1 // SHORT = 0x2 // USHORT = 0x3 // INT = 0x4 // UINT = 0x5 // DEC = 0x6 // UDEC = 0x7 // FLOAT = 0x8 // FLOAT16 = 0x9 // D3DCOLOR = 0xa // FIXED16DOT16 = 0xb
FETCH_BREAK	7:7	0x0	0x0-0x1	Enable a fetch break for the last element as well for any // other element that has a gap between itself and the next // element.  0=>disable, 1=>enable
SIZE	13:12	0x0	0x0-0x1	1> one elements // 2> two elements // 3> three elements // 0> four element
NORMALIZE	15:14	0x0	0x0-0x2	0> Disable // 1> D3D Normalization // 2> OES Normalization
OFFSET	23:16	0x0		Offset into the vertex stream for the element.
FETCH_SIZE	31:24	0x0		Only required when FetchBreak is enabled. Represents the // number of bytes to fetch
AQIndexStreamBaseAddr [3	1:0] 地	址: 0x1c2	00644 F	Reset Value:0x00000000
ADDRESS	30:0	0x0		Base address for the index stream.
TYPE	31:31	0x0	0x0-0x1	0=>SYSYEM 1=>VIRTUAL SYSYTEM
AQIndexStreamCtrl [31:0]	也址: 0x′	1c200648	Reset \	/alue:0x00000000
STRIDE	0:0	0x0	0x0-0x1	Stride of the index buffer: // 0> 8-bit indices. // 1> 16-bit indices
AQVertexStreamBaseAddr [3	1:0] 均	b址: 0x1c2	20064c	Reset Value:0x00000000
ADDRESS	30:0	0x0		Base address for the vertex stream.
TYPE	31:31	0x0	0x0-0x1	0=>SYSYEM 1=>VIRTUAL SYSYTEM
AQVertexStreamCtrl [31:0]	地址: 0)	(1c200650	Reset	Value:0x00000000
STRIDE	8:0	0x0		Stride of the vertex stream in bytes
AQCmdBufferAddr [31:0]	地址: 0x	1c200654	Reset Va	alue:0x00000000

TYPE 3 AQCmdBufferCtrl [31:0] 地址 PRE_FETCH 1	1:31 1:0x1 1:5:0	0x0 0x0 1c200658		Base address for the command buffer.  0=>SYSYEM 1=>VIRTUAL SYSYTEM  Value:0x00000000		
AQCmdBufferCtrl [31:0] 地址 PRE_FETCH 1	上: 0x′ 15:0	1c200658				
PRE_FETCH 1	15:0		Reset \	/alue:0x00000000		
		0x0		T		
ENABLE 10	6.16			Number of 64-bit words to fetch from the command buffer		
ENABLE 10	h'ih	00	00 04	Enable the command parser.		
	0.10	0x0	0x0-0x1	0=>disable, 1=>enable		
AQFEStatus [31:0] 地址: 0x	1c200	65c Res	set Value	:0x00000000		
COMMAND_DATA	0:0	0x0	0x0-0x1	Status of the command parser. // 0> Idle // 1> Busy		
AQFEDebugCurCmdAdr [31:0]	地	ὑ址: 0x1c2	200664	Reset Value:0x00000000		
CUR_CMD_ADR 3	31:3	0x0				
AQHiClockControl [31:0] 地	址: 0x	1c200000	Reset	Value:0x00000100		
CLK3D_DIS	0:0	0x0	0x0-0x1	Disable 3D clk		
CLK2D_DIS	1:1	0x0	0x0-0x1	Disable 2D clk		
IDLE3_D 10	6:16	0x0	0x0-0x1	3D pipe is idle		
IDLE2_D 1	7:17	0x0	0x0-0x1	2D pipe is idle		
AQHildle [31:0] 地址: 0x1c2	0000	4 Reset V	alue:0x00	000000		
IDLE_FE	0:0	0x0	0x0-0x1	FE is idle		
IDLE_DE	1:1	0x0	0x0-0x1	DE is idle		
IDLE_PE	2:2	0x0	0x0-0x1	PE is idle		
AQAxiConfig [31:0] 地址: 0x						
AWID :	3:0	0x0		AxiConfig		
ARID	7:4	0x0		AxiConfig		
AWCACHE 1	11:8	0x0		AxiConfig		
ARCACHE 15	5:12	0x0		AxiConfig		
AQAxiStatus [31:0] 地址: 0x	1c200	000c Rese	et Value:0	x00000000		
DET_RD_ERR	9:9	0x0				
DET_WR_ERR	8:8	0x0				
RD_ERR_ID	7:4	0x0				
WR_ERR_ID :	3:0	0x0				
AQIntrAcknowledge [31:0]	也址: (	0x1c2000	10 Reset	Value:0x00000000		
				Interrupt acknowledge register. Each bit represents a		
INTR_VEC 3	31:0	0x0		// corresponding event being triggered. Reading frmo		
				this // register clears the outstanding interrupt.		
AQIntrEnbl [31:0] 地址: 0x10	c2000	14 Reset	Value:0x	0000000		
INTO ENDL VEO	21.0	0::0		Interrupt enable register. Each bit enables a		
INTR_ENBL_VEC 3	31:0	0x0		corresponding event		
GCFeatures [31:0] 地址: 0x <sup>2</sup>	1c200	01c Rese	t Value:0	x0000000		
EAST CLEAD	0:0	0.40	0v0 0v4	Fast clear.		
FAST_CLEAR	0:0	0x0	0x0-0x1	0=>none 1=>available		
SPECIAL ANTI ALIASING	1:1	0x0	0x0-0x1	Full-screen anti-aliasing.		
OI LOIAL_ANTI_ALIASING	1.1	UXU	UAU-UX I	0=>none 1=>available		



		1	ı	,
PIPE_3D	2:2	0x0	0x0-0x1	3D pipe. 0=>none 1=>available
DXT_TEXTURE_COMPRESSIO				
	3:3	0x0	0x0-0x1	DXT texture compression. 0=>none 1=>available
N				
DEBUG_MODE	4:4	0x0	0x0-0x1	Debug registers.
		0.0		0=>none 1=>available
ZCOMPRESSION	5:5	0x0	0x0-0x1	Depth compression.
				0=>none 1=>available
YUV420_FILTER	6:6	0x0	0x0-0x1	YUV 4:2:0 support in filter blit
				0=>none 1=>available
MSAA	7:7	0x0	0x0-0x1	MSAA support
				0=>none 1=>available
DC	8:8	0x0	0x0-0x1	Shows if there is a display controller in the IP.
				0=>none 1=>available
PIPE_2D	9:9	0x0	0x0-0x1	Shows if there is 2D engine
_				0=>none 1=>available
ETC1_TEXTURE_COMPRESSI	10:10	0x0	0x0-0x1	ETC1 texture compression
ON			0,10 0,11	0=>none 1=>available
FAST_SCALER	11:11	0x0	0x0-0x1	Shows if the IP has HD scaler
.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	11.11		0.00 0.01	0=>none 1=>available
HIGH_DYNAMIC_RANGE	12:12	0x0	0x0-0x1	Shows if the IP has HDR support
	12.12		0,0 0,1	0=>none 1=>available
YUV420_TILER	13:13	0x0	0x0-0x1	YUV 4:2:0 tiler is available
TOV420_TILLIN	10.10		0.00-0.71	0=>none 1=>available
MODULE_CG	14:14	0x0	0x0-0x1	Second level clock gating is available
INODOLL_OO	14.14		0.00-0.71	0=>none 1=>available
MIN_AREA	15:15	0x0	0x0-0x1	IP is configured to have minimum area
WIIN_ANEA	13.13		0.00-0.01	0=>none 1=>available
NO EZ	16:16	0x0	0x0-0x1	IP does not have early-Z
INO_EZ	10.16		000-001	0=>none 1=>available
NO400 TEVTUDE	47.47	0x0	0x0-0x1	IP does not have 422 texture input format
NO422_TEXTURE	17:17		UXU-UX1	0=>none 1=>available
		0x0		IP supports interleaving depth and color
BUFFER_INTERLEAVING	18:18		0x0-0x1	buffers.
				0=>none 1=>available
DVTE WEITE OR	40.40	0x0		Supports byte write in 2D
BYTE_WRITE_2D	19:19		0x0-0x1	0=>none 1=>available
NO COALED	00.00	0x0	0.0001	IP does not have 2D scaler
NO_SCALER	20:20		0x0-0x1	0=>none 1=>available
AQMemoryFePageTable [31:	0] 均	也址: 0x1c	200400 R	leset Value:0x00000000
BASE ADDRESS	24.40	0.40		Base address for FE virtual address lookup
BASE_ADDRESS	31:12	0x0		table
AQMemoryPePageTable [31:	:0] ‡	也址: 0x1c	200408 R	Reset Value:0x00000000

	1	1				
BASE_ADDRESS	31:12	0x0	Base address for color buffer virtual address			
A ON 4	. 01-0	0044 - D -	lookup table			
AQMemoryFe [31:0] 地址	AQMemoryFe [31:0] 地址: 0x1c20041c Reset Value:0x00000000					
			Base address for all FE memory requests (all			
BASE_ADDRESS	31:0	0x0	addresses are added with this before going			
			out of the chip)			
AQMemoryPec [31:0] 地	址: 0x1c	200428 R	eset Value:0x00000000			
			Base address for all PE-Color memory			
BASE_ADDRESS	31:0	0x0	requests (all addresses are added with this			
			before going out of the chip)			
gcMemoryFlush [31:0] 地	址: 0x1	c200430 F	Reset Value:0x00000000			
PAGE_TABLE	62:56	0x0	Flush the page table cache			
TAGE_TABLE	02.30	0.00	0=>DISABLE 1=>ENABLE			
gcDbgCycleCounter [31:0]	地址:	0x1c2004	38 Reset Value:0x00000000			
COUNT	31:0	0x0	Increments every cycle			
gcDebugSignalsPe [31:0]	地址: 0	)x1c20045	4 Reset Value:0x00000000			
			Signals according to select signal: // 0 ->			
			pixel count killed by color pipe // 1 -> pixel			
			count killed by depth pipe // 2 -> pixel count			
			drawn by color pipe // 3 -> pixel count drawn			
	31:0		by depth pipe // 4 -> debug signals for 3d_io,			
		0x0	2d_filter, 2d_fsm // 5 -> debug signals for			
SIGNAL			cache2d_cntrl // 6 -> debug signals for			
SIGNAL						
			cache2d_tag_alloc // 7 -> debug signals for			
			cache3d_c_cntrl, cache3d_c_tag_alloc // 8 ->			
			debug signals for cache3d_z_cntrl,			
			cache3d_z_tag_alloc // 9 -> debug signals for			
			pref_2d, pref_3d // a -> debug signals for			
			cmd_state // F -> Signature = 0xbabef00d.			
gcDebugSignalsMc [31:0]	地址:(	0x1c20046	68 Reset Value:0x00000000			
			Signals according to select signal: // 0 ->			
			Various signals from FC block. // 1 -> Total			
SIGNAL	31:0	0x0	read req in terms of 8B from pipeline. // 2 ->			
SIGNAL	31.0	UXU	Total read req in terms of 8B sent out from			
			the IP. // 3 -> Total write req in terms of 8B			
			from pipeline. // F -> Signature = 0x12345678			
gcDebugSignalsHi [31:0]	地址: 0	x1c20046	c Reset Value:0x00000000			
			Signals according to select signal: // 0 ->			
			Number of cycles AXI read request is stalled.			
	31:0		// 1 -> Number of cycles AXI write request is			
SIGNAL		0x0	stalled. // 2 -> Number of cycles AXI write			
			data is stalled. // F -> Signature =			
			0xaaaaaaaaa.			
gcDebugControl0 [31:0]	▎ ▐ <del>▋</del> ▐▙ <b>▘</b> Ο∨	10200470	Reset Value:0x00000000			
	心归.UX	10200470	Neset value.0x0000000			

		_	
-			١.
-			1
-			
-			

FE	3:0	0x0	Selects which set of 32 bit data to get from		
rc			Fe. // Resets the counters if set to 0xf.		
DE	11:8	0.0	Selects which set of 32 bit data to get from		
DE	11.0	0x0	De. // Resets the counters if set to 0xf.		
gcDebugControl2 [31:0]	地址: 0x	1c200478	Reset Value:0x00000000		
MC	3:0	0x0	Selects which set of 32 bit data to get from		
IVIC			Mc. // Resets the counters if set to 0xf.		
HI	11:8	0x0	Selects which set of 32 bit data to get from		
111			Hi. // Resets the counters if set to 0xf.		
gcregEndianness0 [31:0]	gcregEndianness0 [31:0]   地址: 0x1c200484 Reset Value:0x00000000				
WORD_SWAP	31:0	0x0	Flip the words of 32 bit data.		
gcregEndianness1 [31:0]	地址: 0x1c200488 Reset Value:0x00000000				
BYTE_SWAP	31:0	0x0	Flip the bytes of 16 bit data.		
gcregEndianness2 [31:0]	ss2 [31:0] 地址: 0x1c20048c Reset Value:0x00000000				
BIT_SWAP	31:0	0x0	Flip the bits of 8 bit data.		

# 8 LCD

本章给出 1F 芯片内 LCD 控制器(Display Controller)的详细描述和配置使。Display Controller 作为一个整体的模块,该模块读取指针数据和图像数据,通过对这些数据进行格式转换、颜色抖动(dither)、gamma 调整等步骤产生最终的数据输出,同时为两个显示处理单元产生同步信号和数据使能信号,最后将最终处理后的图像数据和同步信号发往显示接口。.

### 8.1 特性

- 支持格式转换
- 最大显示支持到 1920×1080@60Hz
- 同步信号可编程
- Gamma 调整查找表
- 颜色抖动 (Dithering)

# 8.2 模块示意图

本模块示意图 8-1 显示了三个主要的块单元,分别对应 Display Controller 中的三个时钟域:

- a) 核心时钟域,用于和内存交互。
- b) VGA 显示单元时钟域,用于 VGA 显示。
- c) DVI 显示单元时钟域,用于 DVI 显示。

颜色抖动查找表含有 4x4 个条目,每个条目 4bits。它通过每个显示单元的 x[1:0] 和 y[1:0]索引。






图 8-1 模块示意图



# 8.3 VTG 定序器

Video timing generation (VTG) 定序器包含两个运行在像素时钟域下的计数器,用这两个计数器来产生 HSYNC,VSYNC,HBLANK,VBLANK 信号,如下图所示。




图 8-2 时序图





图 8-3 定序逻辑

# 8.4 合并模块

合并模块将负责合并主窗口(即一号或二号显示单元)像素和指针窗口像素。合并通 过一个线性插值器完成。该插值器通过指针的 alpha 参数完成图像数据和指针数据的插值 合并。如果没有指针数据提供,则插值器被绕过。



### 图 8-4 合并模块

### 8.5 格式转换

存储在内存中的数据可以有以下的格式: R4G4B4R5G5B5

**R5G6B5** 

R8G8B8

Frame buffer 的数据需要被转换来适应成显示器需要的格式。

当把一个低位数转换成一个高位数时,相应所缺位数的 MSBs 将通过复制 LSBs 得到。

# 8.6 颜色抖动

颜色抖动功能用于根据一定规则来增强像素值。

在下面的这个例子中,将解释颜色抖动功能的实现步骤。

首先,确定是对哪一数据位进行增强(即该数据位加 1),为此需要配置寄存器 Display Dither Configuration。比如配置 RedSize 为 6(1 到 8 之间,包含 1 和 8),则表明对从 MSB 位数起第 6 位进行增强,即 RedColor[7:0]的 RedColor[2]位增强。GreenSize 和 BlueSize 同理。

其次,需要建立查找表,即配置寄存器 Display Dither Table。

查找表包含 16 个条目,即 16 个阈值,每个条目 4 位宽。

查找表通过屏幕像素计数器的横坐标 x 的最低两位 x[1:0]和纵坐标 y 的最低两位 y[1:0]进行索引,得到一个阈值 U[3:0]。

对应屏幕(x,y)位置的像素值的最低四位被拿来跟查到的这个阈值比较。

如果 RedColor[3:0] > U[3:0],并且 RedColor[7:2]不是 6'b111111,则 RedColor[2]位加 1, 实现颜色增强。




图 8-5 Dither 查找表




图 8-6 Dither 位操作




图 8-7 Dither 逻辑

# 8.7 Gamma 调整

Gamma 调整模块包含三个查找表,一个负责红色,一个负责绿色,一个负责蓝色。 查找表可以通过寄存器改写。查找表只可写。

考虑一个 Gamma 调整如下: (原色,调整色)。当设置 Gamma 颜色查找表时,我们应该按照颜色值大小顺序配置寄存器.。

如果我们想要一个调整为 (0,0)(1,2)(2,5)(3,6) ……,先对寄存器 Gamma Index 配置 0,表示 gamma 调整从 0 开始,然后对 Gamma Data 寄存器配置 256 次完成整个配置过程: 0, 2, 5, 6……




图 8-8 Gamma 调整查找表

### 8.8 访存

因为两个显示单元可以同时运行,它们有不同的时序和分辨率,所以两个显示单元在 同一时刻可能需要不同的数据。Display Controller 必须分别的访存以给两个显示单元提供 数据。

每一个屏幕显示包括主窗口和指针窗口。

注意指针窗口只能出现在一个显示单元中,即出现在一号显示单元或二号显示单元中。 因此有访存要求的实体共有三个:一号显示单元主窗口,二号显示单元主窗口,一个指针 窗口。

访存仲裁即为这三者仲裁。

当想内存发出数据请求后,数据将会按照请求的顺序从内存收到。为了决定收到的数据属 于哪个请求实体,我们对每一个请求附着一个标签并把这个标签放在 FIFO 里。当数据送 到时,我们就从 FIFO 中弹出一个标签,标签包含两个域,请求 ID 和 burst 大小。

请求 ID 可以是 0( 指针 ), 1( 一号显示单元 ), 3( 二号显示单元)。

Burst 大小可以使 0(8 字节), 3(32 字节),15 (256字节)。.

# 8.9 指针

Display Controller 支持硬件指针。当开启硬件指针时,可以下面两种格式:

1 XOR cursor

2 Full color αRGB

在 XOR 指针格式情况下,每个像素点使用 2 位。一位为 mask,一位为 XOR。Mask 位产



生指针的形状。XOR 位决定该像素显示。

AND(mask_bit)	XOR(xor_bit)	CURSOR_COLOR
0	0	background color
0	1	foreground color
1	0	NOP
1	1	invert panel color

指针有两个重要的点: 左上点(top-left point)和作用点(hot spot)。 左上点用来作为指针地址的参考点。

作用点用来将鼠标按下动作确定到一个像素上。




图 8-9 指针




图 8-10 指针在屏幕各种位置示例

# 8.10 访存地址的生成

访存地址的生成通过核心时钟域的三个计数器完成。这些计数器是:

- 一号显示单元主窗口计数器
- 二号显示单元主窗口计数器



因为主窗口和指针窗口都需要在第一行就使用数据,所以第一次的访存请求将发生在显示屏竖直空白区域(vertical blank)的一开始(即图 6-2 中的 VBLANK\_START 位置,系统启动后计数器自动位于这一位置)。

在那之后,只要 FIFO 用完一个 burst 的数据量就会再次发起新的访存请求,当取满一帧的数据时,DMA 会暂停工作不再取数。直到计数器指示当前行数又到竖直空白区域 (vertical blank)时,DMA 会再次启动发起数据请求为下一帧显示做准备。

显示单元的主窗口的将会产生x和y的坐标位置。

### **8.10.1** Bursts

Display Controller 的接口宽度为 64 为,所以根据 AXI 协议 burst size 为 3。

Display Controller 允许的 burst length 大小有:

Burst length	Transfer 个数	相应字节
0	1	8
3	4	32
15	32	256

对于 Burst 为 15 时,按照 AXI 协议,此时请求的 transfer 个数为 16,则相应字节数为 128 字节,但由于特殊的访存优化需要,所以本设计配合外部的上层模块将 15 定义为 32 个 transfer 个数。

### 8.10.2 数据格式

Display Controller 支持以下数据格式:

图像:

R4G4B4 -> 12 bits per pixel
R5G5B5 -> 15 bits per pixel
R5G6B5 -> 16 bits per pixel
R8G8B8 -> 24 bits per pixel

指针:

MASKED -> 2 bits per pixel
A8R8G8B8 -> 32 bits per pixel

### 8.10.3 内存组织

Frame buffer 的内存组织是线性的,即像素是顺序存放的。

显示单元的 burst 大小为 256 字节。

指针单元的 burst 大小为: A8R8G8B8 格式下为 32 字节, MASKED 格式下为 8 字节。

### 8.10.4 跨度

设 M = 一行中的显示像素个数(即寄存器"Hdisplay"中的"DisplayEnd"),

P = 每个像素的大小(即 2.8.2 所示 I).

跨度 Stride = (M\*P/256 + 1)\*256。256 代表 DMA 每次 burst 的大小为 256 字节。

之所以对 M\*P 除以 256 取整,是因为 M\*P (即一行数据的总数据量) 可能不能被 256 整除,这样在 DMA 取数时会造成取数错误。




图 8-11 主窗口和指针

### 8.11 核心时钟域的定序器

定序器产生 x 和 y 的坐标位置,通过 x 和 y 来控制颜色抖动,控制指针以及控制主窗口和指针窗口的数据合并。因为核心时钟域的时钟频率高于像素时钟,所以在核心时钟域和像素时钟域之间有一个异步数据 FIFO,负责连接这两个时钟域。当此异步 FIFO 被填满时,核心时钟域的流水线就会被暂停,不允许数据继续前送。

# 8.12 输入数据 FIFOs

从内存来的数据被放进输入 FIFOs 中。Display Controller 中有三个输入 FIFOs:

- 一号主窗口 FIFO
- 二号主窗口 FIFO

指针窗口 FIFO

# 8.13 关于 VBLANK 的同步

某些寄存器的值保存在两套寄存器中。一套寄存器保存当前值,一套寄存器保存更改后的新值。新值对旧值的替换通过 VBLANK 同步。在每次 VBLANK 的开始,新值就会取代旧值。.

# 8.14 AXI 接口

Display Controller 接口符合 AXI 接口标准。

当配置寄存器时,注意寄存器的地址是第 4 位到第 19 位。如 awAddr[63:0]的有效地址位为 awAddr[19:4],寄存器低 4 位恒为 0。.



# 8.15 寄存器

寄存器列表:

寄存器名	对应于显示器 0	对应于显示器 1	
	的配置地址	的配置地址	
Frame Buffer configuration	{15'h92,5'h0}	{15'h92,5'h10}	
Frame Buffer Address_0	{15'h93,5'h0}	{15'h93,5'h10}	
Frame Buffer Address_1	{15'hAC,5'h0}	{15'hAC,5'h1}	
Frame Buffer Stride	{15'h94,5'h0}	{15'h94,5'h10}	
Frame Buffer Origin	{15'h95,5'h0}	{15'h95,5'h10}	
Display Ditheronfiguration	{15'h9B,5'h0}	{15'h9B,5'h10}	
Display Dither Table(low)	{15'h9C,5'h0}	{15'h9C,5'h10}	
Display Dither Table(high)	{15'h9D,5'h0}	{15'h9D,5'h10}	
Pane Configuration	{15'h9E,5'h0}	{15'h9E,5'h10}	
Panel Timing	{15'h9F,5'h0}	{15'h9F,5'h10}	
HDisplay	{15'hA0,5'h0}	{15'hA0,5'h10}	
Hsync	{15'hA1,5'h0}	{15'hA1,5'h10}	
VDisplay	{15'hA4,5'h0}	{15'hA4,5'h10}	
VSync	{15'hA5,5'h0}	{15'hA5,5'h10}	
Cursor Configuration	{16'h152,4'h0}		
Cursor Address	{16'h153,4'h0}		
Cursor Location	{16'h154,4'h0}		

Cursor Background	{16'h155,4'h0}	
Cursor Foreground	{16'h156,4'h0}	
Gamma Index	{15'hA7,5'h0}	{15'hA7,5'h10}
Gamma Data	{15'hA8,5'h0}	{15'hA8,5'h10}

Frame Buffer	bit	描述	初始值
Configuration			
Reset	20	写 0 reset	0
Gamma enable	12	写 1 使能	0
Switch Panel	9	置1时,表示该显示单元的输出使用另	0
		外一个显示单元的输出,即如果对 0 号	
		显示单元配置该位时表示 0 号单元的输	
		出和输出控制信号复制于 1 号显示单元	
		的输出,同理如果对 1 号显示单元配置	
		该位表示 1 号显示单元的输出和输出控	
		制信号复制于0号显示单元。	
Output enable	8	写 1 使能输出,写 0 则不输出显示数据	0
Format	[2:0]	0 none	0
		1 R4G4B4	
		2 R5G5B5	
		3 R5G6B5	
		4 R8G8B8	

Frame buffer	Bit	描述	初始值
address_0			
Frame buffer	[31:0]	内存中图像数据首地址	32'h0000_0000
address_0			

Frame buffer	Bit	描述	初始值
address_1			
Frame buffer	[31:0]	对于需要支持双 frame buffer 显示的情	32'h0000_0000
address_1		况,此时该寄存器可配置第二块 Frame	
		Buffer 的地址,DC 运行时第一帧先从	
		Frame Buffer_0 取数据,第二帧从	
		Frame Buffer_1 取数据,第三帧再从	
		Frame Buffer_0 取数据,依此循环。对	
		于不需要双 frame buffer 的情况,可将	
		此 Frame Buffer Address_1 配置成和	
		Frame Buffer_0 一样的地址即可	



Frame buffer stride	Bit	描述	初始值
Frame buffer stride	[31:0]	显示屏一行的字节数	32'h0000_0000

Frame buffer origin	Bit	描述	初始值
Frame buffer origin	[31:0]	显示屏左侧原有字节数,一般配0即可	32'h0000_0000

Display Dither	Bit	描述	初始值
Configuration			
Enable	31	置 1 使能 dither 功能	0
RedSize	[19:16]	红色域宽度	4'b0000
GreeenSize	[11:8]	绿色域宽度	4'b0000
BlueSize	[3:0]	蓝色域宽度	4'b0000

Display Dither Table	Bit	描述	初始值
Display Dither Table	[63:0]	该寄存器有 64位,而 Display Controller	64'h0000_0000
		的寄存器都是 32 位宽,所以实际上该	
		寄存器为两个 32 位的寄存器。分为	
		Display Dither Table(low)和 Display	
		Dither Table(high)。这两个寄存器以像	
		素点的 X 和 Y 坐标为索引,配置作为比	
		较的数值。凡进入 Dtiher 处理模块的图	
		像数据都会在 Display Dither Talbe 寄	
		存器中被相应的索引到一个比较值,若	
		输入数据的值的后四位大于该比较值	
		则进行颜色增强。	
Display Dither Table	[31:0]		
(low)			
Y0_X0	[3:0]	坐标(0,0)处的比较值	4'b0000
Y0_X1	[7:4]	坐标(1,0)处的比较值	4'b0000
Y0_X2	[11:8]	坐标(2,0)处的比较值	4'b0000
Y0_X3	[15:12]	坐标(3,0)处的比较值	4'b0000
Y1_X0	[19:16]	坐标(0,1)处的比较值	4'b0000
Y1_X1	[23:20]	坐标(1,1)处的比较值	4'b0000
Y1_X2	[27:24]	坐标(2,1)处的比较值	4'b0000
Y1_X3	[31:28]	坐标(3,1)处的比较值	4'b0000
Display Dither Table	[31:0]		
(high)			
Y2_X0	[3:0]	坐标(0,2)处的比较值	4'b0000
Y2_X1	[7:4]	坐标(1,2)处的比较值	4'b0000
Y2_X2	[11:8]	坐标(2,2)处的比较值	4'b0000
Y2_X3	[15:12]	坐标(3,2)处的比较值	4'b0000



Panel configuration	Bit	描述	初始值
ClockPolarity	9	时钟极性,置1将时钟反向	0
Clock	8	时钟使能,置1使能时钟	1
DE_Polarity	1	数据使能极性,置1取反,一般设0	0
DE	0	数据使能,置1使能数据输出	1

HDisplay	Bit	描述	初始值
Total	[27:16]	显示屏一行的总体像素数(包括非显示	12'b0
		区)	
DisplayEnd	[11:0]	显示屏一行中显示区的像素数	12'b0

HSync	Bit	描述	初始值
Polarity	31	HSync 信号的极性,置1取反,一般设	0
		0	
Pulse	30	HSync 信号使能,置 1 只能 HSync 信	1
		号输出	
End	[27:16]	HSync 信号结束的像素数	12'b0
Start	[11:0]	HSync 信号开始的像素数	12'b0

VDisplay	Bit	描述	初始值
Total	[26:16]	显示屏总体的行数(包括消隐区)	11'b0
DisplayEnd	[10:0]	显示屏中显示区的行数	11'b0

VSync	Bit	描述	初始值
Polarity	31	VSync 信号的极性,置1取反,一般设	0
		0	
Pulse	30	VSync 信号使能,置 1 只能 VSync 信	1
		号输出	
End	[27:16]	VSync 信号结束的行数	12'b0
Start	[11:0]	VSync 信号开始的行数	12'b0

Cursor	Bit	描述	初始值
Configuration			
HotSpotX	[20:16]	指针的"焦点"(作用点)的横坐标(在	5'b0
		指针 32*32 的图案中的横坐标)	
HotSpotY	[12:8]	指针的"焦点"(作用点)的纵坐标(在	5'b0
		指针 32*32 的图案中的横坐标)	
Display	4	指示指针存在于哪个显示单元中, 0 表	0



Cursor Address	Bit	描述	初始值
Cursor Address	[31: 0]	指针数据在内存中的基地址	32'b0

Cursor Location	Bit	描述	初始值
Υ	[26:16]	指针的焦点在整个显示区的纵坐标	11'b0
X	[10:0]	指针的焦点在整个显示区的横坐标	11'b0
Cursor Background	Bit	描述	初始值
Red	[23:16]	指针单色模式下背景色的红色域	8'b0
Green	[15:8]	指针单色模式下背景色的绿色域	8'b0
Blue	[7:0]	指针单色模式下背景色的蓝色域	8'b0

Cursor Foreground	Bit	描述	初始值
Red	[23:16]	指针单色模式下前景色的红色域	8'b0
Green	[15:8]	指针单色模式下前景色的绿色域	8'b0
Blue	[7:0]	指针单色模式下前景色的蓝色域	8'b0

Gamma Index	Bit	描述	初始值
Index	[7:0]	表示从 0-255 颜色值之间的哪一项开始	8'b0
		进行 Gamma 调整,一般设 0。只需配	
		一次,此后该值硬件会自增。	

Gamma Data	Bit	描述	初始值
Red	[23:16]	Gamma 调整的红色域,将 Gamma	8'b0
		Index 指示的值调整为当前域的值	
Green	[15:8]	Gamma 调整的绿色域,将 Gamma	8'b0
		Index 指示的值调整为当前域的值	
Blue	[7:0]	Gamma 调整的蓝色域,将 Gamma	8'b0
		Index 指示的值调整为当前域的值	

# 9 GMAC0

本章给出 GMAC0 的详细描述和配置使用。

# 9.1 DMA 寄存器描述

GMAC 寄存器包括 GMAC 寄存器部分和 DMA 寄存器部分。GMAC0 的 GMAC 寄存器的起始地址是 0XBFE1\_0000G; MAC0 的 DMA 寄存器的起始地址是 0XBFE1\_1000。下面分别介绍 DMA 寄存器和 GMAC 寄存器的意义。

参数名称	位	缺省值	描述		
Register0 (Bus Mode	Register0 (Bus Mode Register) Offset: 0x00				
Reserved 保留	31:27	0x0	保留,只读		
MB: Mixed Burst 混合突发访问	26	0x0	当此位为高,FB 位为低时,AXI master 在突发访问长度大于 16 时采用 INCR 访问模式,当突发访问长度为 16 或者小于 16 时采用 FIX 访问模式。用户不用关心此位设置。		
AAL:Address-Align ed Beats 地址对齐节拍	25	0x0	当此位和 FB 位同时为高时,AXI 接口的所有访问将对齐到起始地址的 LS 位。如果 FB 位为 0,首次访问地址访问不对齐,剩余的访问地址对齐。用户不用关心此位设置。		
8XPBL Mode 是否使能 PBLX8 模 式	24	0x0	此位为高时, GMAC DMA 的最大突发数据传输长度为 8,16,32,64,128 或者 256。最大突发长度取决于PBL。用户不用关心此位设置。		
USP:Use Separate PBL 使用分离的 PBL 值	23	0x0	此位为高时, PBL 值只应用于 TxDMA。此位为低时, PBL 值应用于 TxDMA 和 RxDMA。用户不用关心此位设置。		
RPBL: RxDMA PBL RxDMA 突发传输长 度	22:17	0x01	表示一次 RxDMA 传输的最大突发传输长度。只能为1,2,4,8,16 和 32, 其它值无效。		
FB: Fixed Burst 定长突发传输长度 使能	16	0x0	指定 AXI Master 接口是否采用 FIX 突发传输模式。用户不用关心此位设置。		
PR: Rx:Tx priority	15:14	0x0	在 DA 位为 0 时起作用。 00: 1: 1 01: 2: 1		

			,		
RxDMA 与 TxDMA			10: 3: 1 11: 4: 1		
优先级比例			11: 4: 1		
PBL:Programmable Burst Length 可编程突发传输长 度	13:8	0x1	用户不用关心此设置。		
ATDS:Alternate					
Descriptor size		0x0	此位为 1 时使用 32 字节大小的描述符		
是否使用 32 字节	7		此位为 0 时使用 16 字节大小的描述符		
大小描述符					
DSL: Descriptor Skip Length 描述符间隔距离	6:2	0x00	设置 2 个描述符间的距离。但此值为 0 时,默认为 DMA 描述符大小。		
DA: DMA			0:在 RxDMA 和 TxDMA 间采用轮转仲裁机制		
Arbitration scheme	1	0x0	1: RxDMA 优先级高于 TxDMA 优先级。具体比值见		
DMA			PR 值。		
传输仲裁策略			IN EL.		
SWR:Software Reset 软件复位	0	0x1	此位置高 DMA 控制器将复位 GMAC 内部寄存器和逻辑。当复位结束时该位自动清零。		
Register1 (Transmit Poll Demand Register) Offset: 0x04					
TPD: Transmit Poll Demand 传输轮询使能	31:0	0x0	向此值写入任意值,发送 DMA 控制器将会读取寄存器 18 对应的描述符。如果该描述符无效, DMA 传输将会停止。如果该描述符有效, DMA 传输将会继续。		
Register2 (Receive Po	ll Dema	nd Register	) Offset: 0x08		
RPD: Receive Poll Demand 接收轮询使能	31:0	0x0	向此值写入任意值,接收 DMA 控制器将会读取寄存器 18 对应的描述符。如果该描述符无效, DMA 传输将会停止。如果该描述符有效, DMA 传输将会继续。		
Register3 (Receive Descriptor List Address Register) Offset: 0x0C					
Start of Receive List 接收描述符起始地 址	31:0	0x0	指向接收描述符首地址。		

Register4 (Transmit D	Register4 (Transmit Descriptor List Address Register) Offset: 0x10				
Start of Transmit List 发送描述符起始地 址	31:0	0x0	指向发送描述符首地址		
Register5 (Status Regi	ister) C	Offset: 0x14			
Reserved	31:30		保留,只读		
TTI: Time-Stamp Trigger Interrupt 时间戳触发中断	29	0x0	时间戳模块触发中断。只读。		
GPI:GMAC PMT Interrutp 电源管理模块触发 中断	28	0x0	电源管理模块触发中断。只读。		
GMI:GMAC MMC Interrupt MMC 模块触发中断	27	0x0	MMC 模块触发中断。只读。		
GLI:GMAC Line interface Interrupt GMAC 模块线路触发中断	26	0x0	GMAC 模块的 PCS 或者 RGMII 模块触发中断。只读。		
EB: Error Bits 错误位	25:23		<ul> <li>23: 1'b1 TxDMA 数据传输过程中发生错误</li> <li>1'b0 RxDMA 数据传输过程中发生错误</li> <li>24: 1'b1 读传输错误</li> <li>1'b0 写传输错误</li> <li>25: 1'b1 描述符访问错误</li> <li>1'b0 数据缓存访问错误</li> </ul>		
TS:Transmit Process State 传输过程状态	22:20		3'b000:传输停止;复位或者停止命令发送 3'b001:正在进行;获取传输描述符 3'b010:正在进行;等待传输状态 3'b011:正在进行;从发送缓存读取数据并发送到传输 FIFO(TxFIFO) 3'b100:写入时间戳状态 3'b101:保留		

			3'b110:挂起;传输描述符不可用或者传输缓存下溢。
			3'b111:运行;关闭传输描述符。
			3'b000:停止;复位或者接收到停止命令
			3'b001:运行;获取接收描述符。
			3'b010:保留;
RS:Receive Process State	10.47	0.0	3'b011:运行; 等待接收包。
	19:17	0x0	3'b100:暂停;接收描述符不可用。
接收过程状态			3'b101:运行;关闭接收描述符。
			3'b110:时间戳写状态。
			3'b111:运行;将包内容从接收缓存传输到系统内存。
NIS:Normal			
Interrutp Summary	16	0x0	提示系统是否存在正常中断。
正常中断汇总			
AIS:Abnormal			
Interrutp Summary	15	0x0	提示系统是否存在异常中断。
异常中断汇总			
ERI:Early Receive			提示 DMA 控制器已经把包的第一个数据写入接收缓存
Interrutp	14	0x0	
提前接收中断			
FBI:Fatal Bus Error			提示总线错误,具体信息见[25:23]。当此位设置后 DMA 引擎停止总线访问操作。
Interrutp	13	0x0	
总线错误中断			
Reserved	12:11	0x0	保留
ETI:Early Transmit			提示需要传输的以太网帧已经完全传输到 MTL 模块
Interrupt	10	0x0	中的传输 FIFO
提前发送中断			
RWT:Receive			提示接收到一个大小超过2048字节的以太网帧。(当
Watchdog Timeout	9	0x0	巨帧使能时,提示接收到大小超过 10240 字节的以
接收看门狗超时			太网帧)
RPS:Receive			
Process Stopped	8	0x0	指示接收过程停止
接收过程停止			
RU:Receive Buffer	7	0x0	指示接收缓存不可用
Unavailable			

接收缓存不可用			
RI:Receive Interrupt 接收中断	6	0x0	指示帧接收完成。帧接收的状态信息已经写入接收描述符。接收处于运行状态。
UNF:Transmit Underflow 传输缓存下溢	5	0x0	指示帧发送过程中产生接收缓存下溢。
OVF:Receive Overflow 接收缓存上溢	4	0x0	指示帧接收过程中接收缓存上溢。
TJT:Transmit Jabber Timeout	3	0x0	
TU:Transmit Buffer Unavailable 传输缓存不可用	2	0x0	提示传输列表中的下一个描述符不能被 DMA 控制器访问。
TPS:Transmit Process Stopped 传输过程停止	1	0x0	提示传输过程停止
TI:Transmit Interrutp 传输完成中断	0	0x0	提示帧传输完成并且第一个描述符的 31 位置位。
Register6 (Operation l	Mode Re	egister) C	Offset: 0x18
Reserved 保留	31:27	0x0	保留
DT 关闭丢弃 TCP/IP Checksum 错误以 太网帧的功能	26	0x0	此位为 1 时 GMAC 将不丢弃 checksum 错误的以太网帧。
RSF:Receive Store and Forward 接收存储转发	25	0x0	此位为 1 时 MTL 模块只接收已经全部存储在接收FIFO 中的以太网帧。
DFF:Disable Flushing of Received Frames	24	0x0	此位为 1 时,接收 DMA 在接收描述符或者接收缓存不可用时不冲刷任何以太网帧。

关闭冲刷接收的以			
太网帧的功能			
RFA[2]:MSB of			100: 最大值减去 5KB
Threshold for			101: 最大值减去 6KB
Activating Flow	23	0x0	110: 最大值减去 7KB
Control			111: 保留
激活流控阈值			(注:最大值为 8KB)
RFD[2]:MSB of			100: 最大值减去 5KB
Threshold for			101: 最大值减去 6KB
Deactivating Flow	22	0x0	110: 最大值减去 7KB
Control			111: 保留
关闭流控阈值			(注: 最大值为 8KB)
TSF:Transmit Store			此层4.4 时 起始42岁日去起码上房口/A A 2034 Y
and Forward	21	0x0	此位为 1 时,帧的发送只在帧的内容已经全部进入MTL 的传输 FIFO 中。
发送存储转发			MIL 助作的中。
FTF:Flush Transmit	t		此位为 1 时,传输控制逻辑复位为默认值,并且会
FIFO	20	0x0	导致发送 FIFO 里面的数据全部丢失。
冲刷传输 FIFO			ужил о тынджит нь дуг
Reserved	19:17	0x0	保留
			当帧大小超过此值时 MTL 将会传输该帧。
			000: 64 字节
			001: 128 字节
TTC:Transmit			010: 192 字节
Threshold Control	16:14	0x0	011: 256 字节
传输阈值控制			100: 40 字节
			101: 32 字节
			110: 24 字节
			111: 16 字节
ST:Start/Stop			
Transmission	13	0x0	此位为 1, 传输进入运行状态。
Command	13		此位为0,传输进入停止状态。
开始/停止传输命令			
RFD:Threshold for	12:11	0x0	00: 最大值减去 1KB

deactivating flow			01: 最大值减去 2KB
control			10: 最大值减去 3KB
关闭流控阈值			11: 最大值减去 4KB
			(最大值为 8KB)
			00: 最大值减去 1KB
RFA:Threshold for			01: 最大值减去 2KB
Activating flow control	10:9	0x0	10: 最大值减去 3KB
激活流控阈值			11: 最大值减去 4KB
放在加至>>1			(最大值为 8KB)
EFC:Enable HW			
flow control	8	0x0	此位为 1 时,基于接收 FIFO 利用率的硬件流控电路
使能硬件流控			生效。
FEF:Forward Error			此位为 1 时,接收错误帧(错误帧包括: CRC 错误,
Frames	7	0x0	冲突错误,巨帧,看门狗超时,溢出等)
传输错误帧			1170 mm, 12190, 111190, 11111 1111
FUF:Forward			
Undersized Good _	6	0x0	此位为 1 时,接收 FIFO 将会接收没有错误但小于
Frames			64 字节的以太网帧。
接收无错误的小帧			
Reserved	5	0x0	保留
			MTL 传输接收 FIFO 中帧内容已经超过此项设置大
RTC:Receive			小。
Threshold Control	4:3	0x0	00: 64 字节
接收阈值控制			01:32 字节
			10: 96 字节
			11: 128 字节
OSF:Operate on			
Second Frame	2 0x0		此位为高时,DMA在第一个以太网帧的状态尚未写
是否操作第二个以			回时即可以开始处理第二个以太网帧。
太网帧 CD: Ctart/Ctar			
SR:Start/Stop Receive	4	040	此位设置为高时,接收进入运行状态。
开始/停止接收	1	0x0	此位设置为低时,接收进入停止状态。
开始/停止·按収 Reserved	0	0x0	保留
NG9GI VGU	0	UXU	

			Т			
保留						
Register7 (Interrupt E	Register7 (Interrupt Enable Register) Offset: 0x1C					
Reserved 保留	31:17	0x0	保留			
NIE:Normal Interrupt Summary Enable 正常中断汇总使能	16	0x0	此位为 1 时:正常中断使能 此位为 0 时:正常中断不使能			
AIE:Abnormal Interrupt Summary Enable 非正常中断汇总使 能	15	0x0	此位为 1 时:非正常中断使能。 此位为 0 时:非正常中断不使能。			
ERE: Early Receive Interrupt Enable 早期接收中断使能	14	0x0	此位为高时:早期接收中断使能			
FBE:Fatal Bus Error Enable 总线致命错误中断 使能	13	0x0	此位为高时:总线致命错误中断使能。			
Reserved 保留	12:11	0x0	保留			
ETE:Early Transmit Interrupt Enable 早期传输中断使能	10	0x0	此位为高时: 使能早期传输中断			
RWE:Receive Watchdog Timeout Enable 接收看门狗超时中 断使能	9	0x0	此位为高时: 使能接收看门狗超时中断			
RSE:Receive Stopped Enable 接收停止中断使能	8	0x0	此位为高时: 使能接收停止中断。			
RUE:Receive Buffer Unavailable	7	0x0	此位为高时: 使能接收缓冲区不可用中断。			

Enable					
接收缓冲区不可用					
中断使能					
RIE:Receive					
Interrupt Enable	6	0x0	此位为高时: 使能接收完成中断		
接收中断使能					
UNE:Underflow					
Interrupt Enable	_	0.0			
传输 FIFO 下溢中断	5	0x0	此位为高时:使能传输 FIFO 下溢中断		
使能					
OVE:Overflow					
Interrupt Enable			IL D. V III. HAKLA V I-O. L. V. L. III		
接收 FIFO 上溢中断	4	0x0	此位为高时:使能接收 FIFO 上溢中断。		
使能					
TJE:Transmit					
Jabber Timeout					
Enable	3	0x0	此位为高时:使能 Jabber 超时中断。		
传输 Jabber 超时中					
断使能					
TUE:Transmit					
Buffer Unavailable					
Enable	2	0x0	此位为高时: 使能传输缓存不可用中断。		
传输缓存不可用中					
断使能					
TSE:Transmit					
Stopped Enable	1	0x0	此位为高时: 使能传输停止中断。		
传输停止中断使能					
TIE:Transmit					
Interrupt Enable	0	0x0	此位为高时: 使能传输完成中断。		
传输完成中断使能					
Register8 (Missed Fra	Register8 (Missed Frame and Buffer Overflow Counter Register) Offset: 0x20				
Reserved	04.00	0: 0	In Sa		
保留	31:29	0x0	保留		
Overflow bit for	28	0x0	FIFO 溢出指示位		
FIFO Overflow		0.00	○ tmr 口1日分/万		

Counter						
FIFO 溢出指示位						
Indicates the number of frames missed by the application 应用程序丢失的帧	27:17	0x0	指示应用程序丢失帧的个数			
Overflow bit for						
Missed Frame Counter 丢失帧个数溢出指示	16	0x0	提示丢失帧个数已经超过计数的最大值。			
Indicates the number of frames missed by the controller due to the Host Receive Buffer being unavailable 因为主机接收缓存不可用导致帧丢失的个数	15:0	0x0	指示因为主机接收缓存不可用导致帧丢失个数的计 数。			
Register18 (Current H	lost Tran	smit Descri	ptor Register) Offset: 0x48			
Host Transmit Descriptor Address Pointer 当前发送描述符主 机地址指针		0x0	只读			
Register19 (Current H	Register19 (Current Host Receive Descriptor Register) Offset: 0x4C					
Host Receive Descriptor Address Pointer 当前接收描述符主 机地址指针		0x0	只读			

Register20	Legister20 (Current Host Transmit Buffer Address Register) Offset: 0x50						
Host	Transmit						
Buffer	Address						
Pointer		31:0	0x0	只读			
当前传输	缓冲区主						
机地址指钩	<b>†</b>						
Register21	(Current H	ost Rece	eive Buffer	Address Register) Offset: 0x54			
Register21 Host	(Current H	ost Rece	eive Buffer	Address Register) Offset: 0x54			
	,		eive Buffer	Address Register) Offset: 0x54			
Host	Receive		ox0	Address Register) Offset: 0x54			
Host Buffer Pointer	Receive	31:0					

# 9.2 GMAC 控制器寄存器描述

参数名称	位	缺省值	范围	描述
Register0 (MAC Conf	iguratio	n Register)	Offset: 0x	0000
Reserved 保留	31:26	0x0	保留	
TC: Transmit Configuration in RGMII 使能 RGMII 链路信 息传输		0x0		↑,将会把双工模式,链路速度,链路以及 新开等信息通过 RGMⅡ 接口传输给 PHY。
WD: Watchdog Disable 关闭看门狗	23	0x0		计, GMAC 将关闭接收端的看门狗定时器, 设大 16384 字节的以太网帧。
JD: Jabber Disable 关闭 Jabber 定时器	22	0x0		t,GMAC 关闭发送过程中的 Jabber 定时 送最大 16384 字节的以太网帧。
BE: Frame Burst Enable 帧突发传输使能	21	0x0	此位为高时模式。	t,GMAC 使能传输过程中的帧突发传输
JE: Jumbo Frame Enable	20	0x0	此位为高时 接收。	t,GMAC 使能巨帧(最大 9018 字节)的

巨帧使能				
			设置传输过程中的最小帧间距。	
			000: 96 位时间	
IFG: Inter-Frame		0x0	001: 88 位时间	
Gap	19:17		010: 80 位时间	
最小帧间距				
			111: 40 位时间	
DCRS: Disable				
Carrier Sense				
During	16	0x0	此位为高时, MAC 忽略半双工模式下 CRS 信号的检	
Transmission	10	OXO	测。	
传输过程中关闭载				
波冲突检测				
PS: Port Select	15	15 0x0	0: GMII (1000Mbps)	
端口选择			1: MII (10/100Mbps)	
FES: Speed		0x0	0: 10Mbps	
快速以太网速度提	14		1: 100Mbps	
示			· ·	
DO: Disable				
Receive Own	13	0x0	此位为高时,GMAC不接收半双工模式下	
关闭接收自己发出			gmii_txen_o 有效的以太网帧。	
的以太网帧 ————————————————————————————————————				
LM: Loopback Mode	12	0x0	业员头言时 CMUMU 工 <u>化</u> 大环同棋子工	
使能环回模式	12	UXU	此位为高时,GMII/MII 工作在环回模式下。	
DM: Duplex Mode			此位为高时,GMAC 工作在全双工模式下,在全双	
使能全双工模式	11	0x0	工模式下可以同时发送和接收以太网帧。	
IPC: Checksum				
Offload	10 0x0		此位为高时,GMAC 硬件计算接收到以太网帧的负	
校验和卸载使能	10	0.00	载(payload)。还检查 IPV4 头的校验和是否正确。	
DR: Disable Retry			此位为高时,GMAC 在遇到冲突时不重传发送冲突	
关闭重传	9	0x0	的以太网帧,而只报告冲突错误。	
LUD: Link Up/Down			0: 链路断开	
链路连接/链路断开	8	0x0	1. 链路连接	
世的 <b>世</b> 按/世龄则并			: 吐斑比汝	

7	0x0	此位为1时,GMAC中去除接收到的以太网帧的Pad和FCS。
6:5	0x0	回退限制决定基于 slot 的延迟时间。 00: k=min(n,10) 01: k=min(n,8) 10: k=min(n,4) 11: k=min(n,1)
4	0x0	此位为 1 时,使能 deferral 检测功能。
3	0x0	此位为 1 时,使能 GMAC 传输功能。
2	0x0	此位为 1 时,使能 GMAC 接收功能。
1:0	0x0	保留。
ne Filter)	Offset: 0	x0004
31	0x0	此位为 1 时,GMAC 接收模块把接收到的所有帧都 发给应用程序,忽略源地址/目标地址过滤机制。
30:11	0x0	保留
10	0x0	此位为 1 时,在哈希/完全过滤机制中匹配的以太网帧发送给应用。 此位为 0 时,只有在哈希过滤机制中匹配的以太网帧才发送给应用。
9	0x0	GMAC core 比较比较接收到以太网帧的源地址域和在 SA 寄存器中的值,如果匹配,接收状态寄存器中的 SAMatch 位设置为高。如果此位为 1,源地址匹配失败,GMAC core 将丢弃该以太网帧。如果此位为 0,不管源地址匹配结果 GMAC core 都接收此帧,而匹配结果写入接收状态寄存器。
	6:5  4  3  2  1:0  ne Filter)  31  10	7 0x0  6:5 0x0  4 0x0  2 0x0  1:0 0x0  1:0 0x0  31 0x0  30:11 0x0  10 0x0

Filtering			将会标记为源地址匹配失败。				
源地址反转过滤			此位为 0 时,和 SA 寄存器中源地址不匹配的以太网				
			帧将会标记为源地址匹配失败。				
			00: GMAC 过滤所有控制帧				
PCF: Pass Control			01: GMAC 接收除了 pause 帧以外的所有控制帧。				
Frames	7:6	0x0	10: GMAC 接收所有控制帧。				
接收控制帧			11: GMAC 根据地址过滤情况接收控制帧				
DBF: Disable			此位为 1 时,过滤所有接收的广播帧。				
Broadcast Frames	5	0x0	此位为0时,接收所有广播帧。				
关闭广播帧			此世/ <b>9 6</b> 时,19 秋// 日/ 油砂。				
PM: Pass All			此位为 1 时,接收所有多播帧。				
Multicast	4	0x0	此位为 0 时,过滤所有多播帧。				
接收所有多播帧			- Spany C 147 / C00//1145 314 1/11				
DAIF: DA Inverse			此位为 1 时,对单播和多播帧进行反向目标地址匹				
Filtering	3	0x0	<b>酒</b> 己。				
目标地址反转过滤		O/CO	此位为 0 时,对单播和多播帧进行正常目标地址四				
.,,,,			配。				
HMC: Hash			此位为 1 时,对接收到的多播帧根据哈希表的内容进				
Multicast	2	0x0	行目标地址过滤。				
哈希多播过滤							
HUC: Hash Unicast	1	0x0	此位为1时,对接收到的单播帧根据哈希表的内容进				
哈希单播过滤	•	0,10	行目标地址过滤。				
PR: Promiscuous							
Mode	0	0x0	接收所有以太网帧。				
混杂模式							
Register2 (Hash Table	High R	egister) (	Offset: 0x0008				
HTH: Hash Table							
High	31:0	0x0	哈希表的高 32 位。				
哈希表高位							
Register3 (Hash Table	Low Re	egister) C	Offset: 0x000C				
HTL: Hash Table							
Low	31:0	0x0	哈希表的低 32 位。				
哈希表低位							
Register4 (GMII Addr	ess Regi	ster) Off	Set: 0x0010				
•							

Reserved 保留	31:16	0x0	保留
PA: Physical Layer Address PHY 地址	15:11	0x0	此域选择需要访问 32 个 PHY 中的哪个。
GR: GMII Register 需要访问的 PHY 设 备中的寄存器	10:6	0x0	此域选择需要访问的的 PHY 的哪个 GMII 配置寄存器。
Reserved 保留	5	0x0	保留
CR: CSR Clock Range CSR 时钟范围	4:2	0x0	此域决定 MDC 时钟是 clk_csr_i 时钟频率比例。 0000 clk_csr_i/42 0001 clk_csr_i/62 0010 clk_csr_i/16 0011 clk_csr_i/26 0100 clk_csr_i/102 0101 clk_csr_i/124 0110, 0111 Reserved
GW: GMII Write GMII 写	1	0x0	此位为 1 时,通过 GMII 数据寄存器对 PHY 进行写操作 此位为 0 时,通过 GMII 数据寄存器对 PHY 进行读操作。
GB: GMII Busy GMII 忙	0	0x0	对寄存器 4 和寄存器 5 写之前,此位应为 0。在写寄存器 4 之前此位必须先置 0。在访问 PHY 的寄存器时,应用程序需要将此位设置为 1,表示 GMII 接口上有写或者读操作正在进行。
Register5 (GMII Data	Register	r) Offset:	0x0014
Reserved 保留	31:16	0x0	保留
GD: GMII Data GMII 数据	15:0	0x0	此域保存了对 PHY 进行管理读访问操作的 16 位数据,或者对 PHY 进行管理写访问的 16 位数据。
Register6 (Flow Contr	rol Regis	ter) Offse	et: 0x0018
PT: Pause Time	31:16	0x0	此域保存了需要填入传输控制帧中的暂停时间域。

暂停时间					
Reserved	15:8	0x0	保留		
保留	15.6	UXU	休田		
DZPQ: Disable Zero-Quanta Pause 禁止零时间片暂停 帧		0x0	此位为 <b>1</b> 时,禁止自动零时间片的暂停控制帧的产生。		
Reserved 保留	6	0x0	保留		
PLT: Pause Low Threshold 暂停帧的低阈值	5:4	0x0	此域用于设置暂停时间的阈值。 00: 暂停时间减少 4 个时间槽 01: 暂停时间减少 28 个时间槽 10: 暂停时间减少 144 个时间槽 11: 暂停时间减少 256 个时间槽 (一个时间槽为在 GMII/MII 接口上传输 512 比特或者 64 字节的时间)		
UP: Unicast Pause Frame Detect 单播的暂停帧探测	3	0x0	此位为 1 时, GMAC 将会根据 MAC 地址 0 指定的本站单播地址来探测暂停帧。		
RFE: Receive Flow Control Enable 接收流控使能	2	0x0	此位为 1 时, GMAC 将会解析接收到的暂停帧, 并且按照暂停帧指定的时间暂停帧的发送。		
TEF: Transmit Flow Control Enable 发送流控使能	1	0x0	在全双工模式下,此位为 1 时,GMAC 使能暂停帧的发送。 在半双工模式下,此位为 1 时,GMAC 使能反压操作。		
FCB/BPA: Flow Control Busy/Backpressure Activate 流控忙/反压激活	0	0x0	此位为 1 时,在全双工模式下发起暂停控制帧的发送或在半双工模式下启动反压操作。		
Register7 (VLAN Tag	Registe	r) Offset:	0x001C		
Reserved 保留	31:17	0x0	保留		

ETV: Enable 12-Bit VLAN Tag Comparison 使能 12 位 VLAN Tag 比较	16	0x0	此位为 1 时,使用 12 位 VLAN Tag 而不是使用 16 位 VLAN Tag 用于以太网帧比较和过滤。
VL: VLAN Tag Identifier for Receive Frames 帧接收的 VLAN Tag 标识	15:0	0x0	此域保存 802.1Q 格式的 VLAN Tag,用于比较接收到的以太网帧的位于第 15 和第 16 个字节的 VLANTag。
Register8 (Version Re	gister)	Offset: 0x0	0020
Reserved 保留	15:8	0x0	保留
Version 版本号	7:0	0x0	0X35
Register14 (Interrupt S	Status Re	egister) O	ffset: 0x0038
Reserved 保留	15:8	0x0	保留
MMC Receive Checksum Offload Interrupt Status MMC 接收校验和卸 载状态中断	7	0x0	MMC 校验和卸载寄存器产生任何中断产生时,此位 设置为 1。
MMC Transmit Interrupt Status MMC 传输中断	6	0x0	MMC 传输中断寄存器产生任何中断时,此位设置为1。
MMC Receive Interrupt Status MMC 接收中断状态	5	0x0	MMC接收中断寄存器产生任何中断时,此位设置为1。
MMC Interrupt Status MMC 中断状态	4	0x0	7:5 的任何位为高时,此位设置为 1。
PMT Interrupt Status	3	0x0	在 Power Down 状态下,收到 magic 帧或在 Wake-on-LAN 帧时,此位设置为 1。

电源管理中断状态					
PCS Auto-Negotiation Complete PCS 自动协商完成	2	0x0	RGMII PHY 接口自动协商完成时,此位设置为 1。		
PCS Link Status Changed PCS 链路状态变化	1	0x0	RGMII PHY 接口的链路状态发生任何变化时,此位设置为 1。		
RGMII Interrupt Status RGMII 中断状态	0	0x0	RGMII 接口的链路状态发生任何变化时,此位设置为 1。		
Register15 (Interrupt l	Mask Re	gister) Of	ffset: 0x003C		
Reserved 保留	15:10	0x0	保留		
Time Stamp Interrupt Mask 时间戳中断使能	9	0x0	此位为 1 时,禁止时间戳发生的中断		
Reserved 保留	8:4	0x0	保留		
PMT Interrupt Mask 电源管理中断使能	3	0x0	此位为1时,禁止电源管理引起的中断。		
PCS AN Completion Interrupt Mask PCS 自动协商完成 中断使能	2	0x0	此位为 1 时,禁止 PCS 自动协商完成中断。		
PCS Link Status Interrupt Mask PCS 链路状态中断 使能	1	0x0	此位为 1 时,禁止由于 PCS 链路状态变化引起的中断。		
RGMII Interrupt Mask RGMII 中断使能	0	0x0	此位为 1 时,禁止 RGMII 引起的中断。		
Register16 (MAC Address0 High Register) Offset: 0x0040					

MO: Always 1 保留	31 0x0		保留		
Reserved	30:16	0x0	保留		
保留					
MAC					
Address0[47:32]	15:0	0x0	存放用于接收地址过滤和传输流控帧的 MAC 地址。		
MAC 地址高 16 位					
Register17 (MAC Add	dress0 Lo	ow Register	) Offset: 0x0044		
MAC Address0[31:0] MAC 地址低 32 位	31:0	0x0	存放用于接收地址过滤和传输流控帧的 MAC 地址。		
Register18 (MAC Add	dress1 H	igh Register	r) Offset: 0x0048		
AE: Address		0	,		
Enable	31	0x0	武		
地址使能	0.	0,0	第2个MAC地址用于地址过滤。		
SA: Source Address 源 MAC 地址:	30	0x0	此位为 1 时, MAC 地址 1 用于比较接收帧的源 MAC 地址。 此位为 0 时, MAC 地址 1 用于比较接收帧的目标 MAC 地址。		
MBC: Mask Byte Control 掩模字节控制	29:24	0x0	此域用于比较每个 MAC 地址的字节掩模控制位。比如第 29 位用于掩码寄存器 18 的[15:8]这个字节。		
Reserved 保留	23:16	0x0	保留。		
MAC Address1[47:32] 第 2 个 MAC 地址的 高 16 位	15:0	0xFFFF			
Register19 (MAC Address1 Low Register) Offset: 0x004C					
MAC					
Address1[31:0]	31:0	0x0			
第 2 个 MAC 地址的 低 32 位		UXU			
Register48 (AN Contr	ol Regis	ter) Offse	t: 0x00C0		
6					

31:19 0x0		保留				
18	0×0	保留				
10	0.00	IX H				
17	0x0	此位为 1 时,PHY 将其锁相环锁定到 125MHz 的参				
		考时钟。 				
16	0x0	此位为 1 时,使能 PHY 的停顿探测和字重同步。				
		It is				
15	0x0	保留				
14	0x0	此位为 1 时,使能 PHY 进入环回模式。				
		It is				
13	0x0	保留				
4.0	0x0					
12		此位为 1 时,GMAC 将会和链路对方进行自动协商				
44.40	0.0	III fai				
11:10	UXU	保留				
9	0x0	此位为 1 时,重新进行自动协商。				
0.0	0- 0	li iša				
8:0   0x0		保留				
s Registe	r) Offset:	0x00C4				
31:9 0x0		In isa				
		保留				
	00					
8	UXU	只读,因为 GMAC 支持扩展状态信息。				
	18 17 16 15 14 13 12 11:10 9 8:0	18 0x0  17 0x0  16 0x0  15 0x0  14 0x0  13 0x0  12 0x0  11:10 0x0  9 0x0  8:0 0x0  8:Register) Offset: 31:9 0x0				

扩展状态					
Reserved 保留	7:6	0x0	保留		
ANC: Auto-Negotiation Complete 自动协商完成	5	0x0	只读,指示自动协商完成。		
Reserved 保留	4	0x0	保留		
ANA: Auto-Negotiation Ability 自动协商能力	3	0x0	只读,因为 GMAC 支持自动协商。		
LS: Link Status 链路状态	2	0x0	此位为1时,指示链路连接上。 此位为0时,指示链接未连接。		
Reserved 保留	1:0	0x0	保留。		
Register50 (Auto-Neg	otiation .	Advertisen	nent Register) Offset: 0x00C8		
Reserved 保留	31:16	0x0	保留		
NP: Next Page Support 下一页面支持	15	0x0	只读为 0,因为 GMAC 不支持下一页面。		
Reserved 保留	14	0x0	保留		
RFE: Remote Fault Encoding 远端错误编码	13:12	0x0	此 2 位指示链路对端发生错误,具体编码将 IEEE 802.3z 第 37.2.1.5 小节。		
Reserved 保留	11:9	0x0	保留		
PSE: Pause Encoding Pause 位编码	8:7	0x0	见 IEEE 802.3z 第 37.2.1.4 小节		

HD: Half-Duplex 半双工	6	0x0	此位为 1 时,指示 GMAC 支持半双工。
FD: Full-Duplex 全双工	5	0x0	此位为 1 时,指示 GMAC 支持全双工。
Reserved 保留	4:0	0x0	保留
Register51 (Auto-Neg	otiation	Link Partne	er Ability Register) Offset: 0x00CC
Reserved 保留	31:16	0x0	保留
NP: Next Page Support 下一页面支持	15	0x0	此位为 1 时,指示有更多下一页面信息可用 此位为 0 时,指示下一页面交换不可用。
ACK: Acknowledge 确认	14	0x0	指示在自动协商中,链路对端成功接收到 GMAC 的基本页面。
RFE: Remote Fault Encoding 远端错误编码	13:12	0x0	见 IEEE 802.3z 第 37.2.1.5 小节。
Reserved 保留	11:9	0x0	保留
PSE: Pause Encoding 对端 pause 状态编 码	8:7	0x0	见 IEEE 802.3z 第 37.2.14 小节。
HD: Half-Duplex 半双工	6	0x0	指示对端可以运行在半双工模式。
FD: Full-Duplex 全双工	5	0x0	指示对端可以运行在全双工模式。
Reserved 保留	4:0	0x0	保留
Register52 (Auto-Neg	otiation	Expansion 1	Register) Offset: 0x00D0
Reserved 保留	31:3	0x0	保留
NPA: Next Page	2	0x0	只读为 0,因为 GMAC 不支持下一页面。

Ability						
下一页面能力						
NPR: New Page						
Received	1	0x0	此位为1时,指示GMAC接收到新页面。			
接收到新页面						
Reserved	_	0.0	la de			
保留	0	0x0	保留			
Register54 (SGMII/R	GMII Sta	atus Registe	er) Offset: 0x00D8			
Reserved	04.4	0.0	les des			
保留	31:4	0x0	保留			
Link Status		0.0	此位为1时,指示链路连接上。			
链路状态	3	0x0	此位为0时,指示链路未连接上。			
			指示链路当前速度			
Link Speed	0.4	0.0	00: 2.5MHz			
链路速度	2:1	0x0	01: 25MHz			
			10: 125MHz			
Link Mode	0	0.40	0: 半双工			
链路模式	0	0x0	1: 全双工			

# 9.3 DMA 描述符

DMA 描述符是 GMAC 驱动和硬件的交互接口,记录了数据包的内存地址和传输状态。在此分别定义了发送描述符(Tx Desciptor)和接收描述符(Rx Descriptor)两种数据结构。两种描述符可以自由选择分别以环式(ring mode)或者链式(chain mode)相连,以供 GMAC 使用。

### 9.3.1 DMA 描述符的基本格式

每一个DMA 描述符包含两个数据 buffer、两个字节计数 buffer 和两个指向数据 buffer 地址的指针。需要注意的是描述符的地址必须保证按照所连接的系统总线位宽对齐,同时保证与系统字节序相同(默认小尾端)。




图 1 DMA 描述符的基本格式(小尾端 32 位总线)

	63 55	47	39	31	23	15	7	0
DES1-DES0	Control Bits [9:0]	Byte Count Buffer2 [10:0]	Byte Count Buffer1[10:0]	0 W		Status [30:0]		
DES3-DES2		ıffer2 Address [31 Descriptor Addres	•		Buffe	er1 Address[31	:0]	

图 2 DMA 描述符的基本格式(小尾端 64 位总线)

#### 9.3.2 DMA 接收描述符

GMAC 子系统在工作模式下需要至少两个接收描述符才能够正常的接收一个网络数据包。其内部的接收模块在处理一个网络数据包时,总是在同时尝试获取下一个接收描述符。每一个网络数据包被称为一个帧(frame)。




图 3 DMA 接收描述符的基本格式(小尾端 32 位总线)



RDESO包括了当前接收帧状态、长度以及该描述符的所有情况(主机或DMA拥有)。RDESO 的具体细节参见下表。

RDES0	位	
OWN 所有模式	31	该位为 1 时表示描述符当前属于 DMA 控制, 0 表示属于主机控制。当 DMA 模块完成一次传输时,会将该位主动清 0
AFM: Destination Address Filter Fai 目标地址过滤错误 I	30	当该位为 1 时,表示当前数据帧目标地址不符合 GMAC 内部的帧目标地址过滤器
FR: Frame length 帧长度	29:16	表示接收当前帧的长度,当 ES 位为 0 时有效
ES: Error Summary 总体错误信息	15	指示当前帧是否出错,其值为 RDES[0]、RDES[1]、RDES[3]、 RDES[4]、RDES[6]、RDES[7、RDES[11]、RDES[14]各位 作或运算(OR)的结果
DE: Descriptor Error 描述符错误	14	当该位为 1 时表示,当前描述符所指向的 buffer 与帧不相符或者 OWN 为 0(主机控制)
SAF: Source Address Filter Fail 源地址过滤错误	13	当该位为 1 时,表示当前数据帧的源地址不符合 GMAC 内部的帧源地址过滤器
LE: Length Error 长度错误	12	当该位为 1 时,表示当前接收帧长度与默认长度不符。当 Frame Type 位为 1 且 CRC Error 位为 0 时有效
OE: Over Flow Error 溢出错误	11	当该位为 1 时,表示接收该帧时 GMAC 内部 RxFIFO 溢出
VLAN: VLAN Tag VLAN 标志	10	当该位为 1 时,表示该帧的类型为 VLAN
FS: First Desciptor 第一个描述符	9	当该位为 1 时,表示当前描述符所指向的 buffer 为当前接收帧的第一个保存 buffer
LS: Last Desciptor 最后一个描述符	8	当该位为 1 时,表示当前描述符所指向的 buffer 为当前接收帧的最后一个保存 buffer
IPC Checksum Error/Giant Frame	7	当该位为 1 时,如果 IPC 校验功能启用则表示当前帧的 IPv4 头校验值与帧内部校验域的值不相符。如果未启用则表示当

校验错误/超长帧		前帧为一个超长帧(长度大于 1518 字节)
LC: late collision	6	当该位为1时,表示在半双工模式下,当前帧接收时发生了
后期冲突	O	一个后期冲突
FT: Frame Type	5	当该位为1时,表示当前帧为一个以太网格式帧,为0时表
帧类型	o	示当前帧为一个 IEEE802.3 格式帧
RWT: Receive	4	当该位为1时,表示当前时钟值超过了接收模块看门狗电路
Watchdog Timeout	4	时钟的值,既接收帧超时
RE: Receive Error	3	当该位为1时,表示接收当前帧时内部模块出错。内部信号
接收错误	<b>5</b>	rxer 置 1 且 rxdv 置 1
DE: Dribble bit		当该位为1时,表示接收帧长度不是整数,即总长度为奇数
Error	2	位,该位只有在 mii 模式下有效
奇数位错误		
RE: Receive Error	3	当该位为1时,表示接收当前帧时内部模块出错。内部信号
接收错误	<u> </u>	rxer 置 1 且 rxdv 置 1
RE: Receive Error	3	当该位为1时,表示接收当前帧时内部模块出错。内部信号
接收错误	3	rxer 置 1 且 rxdv 置 1

#### **9.3.4** RDES1:

RDES1 记录了描述符所指向的 buffer 大小,以及描述符的组织格式(环形或链型)

RDES1	位	
Disable Intr in Completion 禁止完成后发中断	31	该位为 1 时表示该帧接收完成后将不会置起 STATUS 寄存器中 RI 位(CSR5[6]),这将会使得主机无法检测到该中断
Reserved 保留	30:26	
RER: Receive End of Ring 环型描述符结尾	25	该位为 1 时表示该描述符为环型描述符链表的最后一个,下 一个描述符的地址为接收描述符链的基址
RCH: Second Address Chained 第二个buffer地址指 向下个链式描述符	24	该位为 1 时表示描述符中的第二个 buffer 地址指向的是下一个描述符的地址,为 0 时表示该地址指向第二个 buffer 地址当该位为 1 时,RDES1[21-11]的值将没有意义,RDES1[25]比 RDES1[24]具有更高优先级(代表环型而不是链型)
Reserved	23:22	

保留		
RBS2: Receive		该域表示数据 buffer2 的大小。根据系统总线的宽度
Buffer Size 2	21:11	32/64/128,Buffer2 的大小应该为 4/8/16 的整数倍。如果不
接收 buffer2 大小		满足则会导致未知的结果。该域在 RDES1[24]为 0 时有效
RBS2: Receive		该域表示数据 buffer1 的大小。根据系统总线的宽度
Buffer Size 1	10.0	32/64/128,Buffer1 的大小应该为 4/8/16 的整数倍。如果不
200. 0.20 .	10:0	满足则会导致未知的结果。该域一直有效。如果该域值为0,
接收 buffer1 大小		DMA 则会自动访问 buffer2 或者下一个接收描述符



#### **9.3.5** RDES2:

该域记录了数据接收 buffer1 的地址。

RDES2	位	
Buffer1 Address		该域记录了数据接收 buffer1 的 32 位物理地址。该物理地址
Pointer	31:0	没有默认的对齐要求。当 GMAC DMA 内部实现了总线数据
接收 buffer1 地址		32/64/128 位对齐,则该地址的低 2/3/4 位会被忽略

## **9.3.6** RDES3:

该域记录了数据接收 buffer2 的地址。

RDES3	位	
Buffer2 Address Pointer 接收 buffer2 地址	31.0	该域记录了数据接收 buffer2 的 32 位物理地址。该物理地址没有默认的对齐要求。当 GMAC DMA 内部实现了总线数据 32/64/128 位对齐,则该地址的低 2/3/4 位会被忽略. 如果描述符是以链式连接,则该域记录的是下一个描述符的地址

#### 9.3.7 DMA 发送描述符:

发送描述符与接收描述符的格式基本相同。每个描述符的地址需要按照总线宽度 (32/64/126 位)对齐。




图 4 DMA 发送描述符的基本格式(小尾端 32 位总线)

#### 9.3.8 TDES0:

TDESO 包含了发送帧的状态和发送描述符的所属信息。

TDES0	位	
OWN	31	该位为 1 时表示描述符当前属于 DMA 控制, 0 表示属于主
所属模式	<u> </u>	机控制。当 DMA 模块完成一次传输时,会将该位主动清 0
Reserved	20.40	
保留	30:18	
TTSS: Tx Time		W 1555 1500 TO AK A TO
Stamp Status	17	当 IEEE1588 功能启用时,该位为 1 表示 TDES2 和 TDES3 中保存了该发送帧的时间戳信息。否则该位保留
发送时间戳状态	l	中体行 ] 该及达帜的时间截信息。 首则该位体由
IHE: IP Header		次尺头 <b>4</b> 叶丰二百如杨瓜楼桥华顶次华兴桥桥 ID 3 山饼 米
Error	16	该位为 1 时表示内部校验模块发现该发送帧的 IP 头出错,并且不会对该域做任何修改
IP 头错误		且小云 <b>刈 以</b> 恐做任何 珍以
ES: Error Summary		指示当前帧是否出错,其值为 TDES[1]、TDES[2]、TDES[8]、
1	15	TDES[9]、TDES[10]、TDES[11]、TDES[13]、TDES[14]各
总体错误信息		位作或运算(OR)的结果
JT: Jabber Timeout	14	该位为 1 时表示 GMAC 发送模块遇到了 Jabber 超时

Jabber 超时			
FF: Frame Flushed 帧刷新	13	该位为 1 时表示软件发出了一个刷新命令导致 DMA/MTL * 其内部的帧刷新掉	
PCE: Payload Checksum Error 负载校验错误	12	该位为 1 时表示内部负载校验模块再向发送帧中插入校验数据时出错。当负载校验模块启用时,该位有效	
LC: Loss of Carrier 载波丢失	11	该位为1时表示在发送该帧过程中载波丢失(gmii_crs 信号多个周期未置起)	
NC: No Carrier 载波无效	10	该位为 1 时表示在发送过程中, PHY 的载波信号一直未置起	
LC: Late Collision 后期冲突	9	当该位为 1 时表示在半双工模式下,当前帧接收时发生了 一个后期冲突	
EC: Excessive Collison 连续冲突	8	当该位为 1 时表示在发送当前帧的时候连续出现了 16 次冲突	
VF: VLAN Frame VLAN 帧	7	该位为 1 时表示当前发送帧为一个 VLAN 帧	
CC: Collsion Count 冲突计数	6:3	该域表示当前帧在成功发送之前所遇到冲突次数的总数	
ED: Excessive Deferral 连续 Deferral	2	该位为 1 时表示当前帧传输结束	
UF: Underflow Error 溢出错误	1	该位为 1 时表示当前帧传输时发生了溢出错误,即数据传输buffer 过小或不可用	
DB: Defered Bit 帧刷新	0	该位为1时表示此次发送被延迟,只有在半双工模式下有效	

## **9.3.9** TDES1:

TDES1 包含了 buffer 大小以及其他一些控制描述符环型/链型连接的控制和状态位。

TDES1	位	
IC: Interrption on	31	该位为1时表示该帧接发送完成后将会置起STATUS寄存器
Complete		中 TI 位(CSR5[0])

完成时中断				
LS: Last Segment 最后段	30	该位为1时表示当前 buffer 包含的是一帧数据的最后一段(如果帧分为多个段)		
FS: First Segment 第一段	29	该位为1时表示当前 buffer 包含的是一帧数据的第一段(如果 帧分为多个段)		
CIC: Checksum Insertion Control 校验数据填充控制	28:27	该域控制内部模块是否在发送帧中填充校验数据。 值: 2'b00: 不填充校验数据 2'b01: 填充 IPV4 头校验数据 2'b10: 在伪头数据(pseudo-header)存在的情况下,填充 TCP/UDP/ICMP 全校验数据 2'b11: 总是填充 TCP/UDP/ICMP 的全校验数据		
DC: Disable CRC 禁止 CRC 校验	26	该位为 1 时 GMAC 硬件不在每个发送帧的结尾添加 CRC 校验数据		
TER: Transmit End of Ring 环形描述符结尾	25	该位为 1 时表示该描述符为环型描述符链表的最后一个,下 一个描述符的地址为发送描述符链的基址		
TCH: Second Address Chained 第二个buffer地址指 向下个链式描述符	24	该位为 1 时表示描述符中的第二个 buffer 地址指向的是下一个描述符的地址,为 0 时表示该地址指向第二个 buffer 地址当该位为 1 时,TDES1[21-11]的值将没有意义,TDES1[25]比 TDES1[24]具有更高优先级(代表环型而不是链型)		
DP: Dissable Pading 禁止填充	23	该位为 1 时表示 GMAC 将不会对长度小于 64 字节的数据包 进行空数据填充		
TTSE: Transmit Time Stamp Enable 启用发送时间戳	22	该位为 1 时表示将启用内部模块计算 IEEE1588 硬件时间戳 计算,在 TDES1[29]为 1 时有效		
TBS2: Transmit Buffer Size 2 发送 buffer2 大小	21:11	该域表示数据 buffer2 的大小。当 TDES1[24]为 1 时,该域 无效		
TBS1: Transmit Buffer Size 1 发送 buffer1 大小	10:0	该域表示数据 buffer1 的大小。该域一直有效。如果该域值 为 0,DMA 则会自动访问 buffer2 或者下一个接收描述符		



#### **9.3.10** TDES2:

该域记录了数据发送 buffer1 的地址。

TDES2	位	
Buffer1 Address		该域记录了数据接收 buffer1 的 32 位物理地址。该物理地址
Pointer	31:0	没有默认的对齐要求。当 GMAC DMA 内部实现了总线数据
发送 buffer1 地址		32/64/128 位对齐,则该地址的低 2/3/4 位会被忽略

#### **9.3.11** TDES3:

该域记录了数据发送 buffer2 的地址。

TDES3	位	
Buffer2 Address Pointer 发送 buffer2 地址	31:0	该域记录了数据接收 buffer2 的 32 位物理地址。该物理地址没有默认的对齐要求。当 GMAC DMA 内部实现了总线数据 32/64/128 位对齐,则该地址的低 2/3/4 位会被忽略。如果描述符是以链式连接,则该域记录的是下一个描述符的地址

# 9.4 软件编程向导(Software Programming Guide):

#### DMA 初始化:

- 1. 软件重置(reset)GMAC
- 2. 等待重置完成(查询 DMA reg0[0])
- 3. 对 DMA reg0 的以下域进行编程
  - a. MIX-BURST 和 AAL(DMA reg0[26]、[25])
  - b. Fixed-burst 或者 undefined-burst(DMA reg0[16])
  - c. Burst-length 和 Burst-mode
  - d. Descriptor Length(只有当环形格式时有效)
  - e. Tx和Rx仲裁调度
- 4. 对 AXI Bus Mode Reg 进行编程
  - a. 如果选择了 Fixed-burst,则需要在该寄存器内设置最大 burst length
- 5. 分别创建发送、接收描述符链,可以分别选择环形模式或者链型模式进行连接,并将接收描述符的 OWN 位设为 1(DMA 拥有)
- 6. 在软件启用 DMA 描述符之前,必须保证至少发送/接收描述符链中有三个描述符
- 7. 将发送、接收描述符链表的首地址写入 DMA reg3、4
- 8. 对 DMA reg6(DMA mode operation)中的以下位进行配置
  - a. 接收/发送的 Store and Forward
  - b. 接收/发送的阈值因子(Threshold Control)
  - c. 启用流控制(hardware flow control enable)
  - d. 错误帧和未识别的正确帧略过(forwarding enable)
  - e. OSF 模式
- 9. 向 DMA reg6(Status reg)写 1.清除所有中断请求
- 10. 向 DMA reg7(interrupt enable reg)写 1, 启用所有中断
- 11. 向 DMA reg6[1]、[13]中写 1, 启用发送和接收 DMA

#### MAC 初始化:

- 1. 正确配置配套 PHY 芯片
- 2. 对 GMAC reg4(GMII Address Register)进行正确配置,使其能够正常访问 PHY 相关 寄存器
- 3. 读取 GMAC reg5(GMII Data Register)获取当前 PHY 的链接(link)、速度(speed)、模式(双工)等信息
- 4. 配置 MAC 地址
- 5. 如果启用了 hash filtering,则需要对 hash filtering 进行配置
- 6. 对 GMAC reg1(Mac Frame filter)以下域进行配置,来进行帧过滤
  - a. 接收所有
  - b. 混杂模式(promiscuous mode)
  - c. 哈希或完美过滤(hash or perfect filter)
  - d. 组播、多播过滤设置等等
- 7. 对 GMAC reg6(Flow control register)以下域进行配置
  - a. 暂停时间和其他暂停控制位
  - b. 接收和发送流控制位

- c. 流控制忙/后压力启用
- 8. 对中断掩码寄存器(Mac reg15)进行配置
- 9. 基于之前得到的线路信息(link,speed,mode)对 GMAC reg0 进行正确的配置
- 10. 设置 GMAC reg0[2]、[3]来启用 GMAC 中的发送、接收模块

#### 发送和接收的一般过程:

- 1. 检测到发送或接收中断后,查寻相应描述符来判断其是否属于主机,并读取描述符中的数据
- 2. 完成对描述符中数据的读取后,将描述符各位清 0 并设置其 OWN 位,使其继续发送/ 接收数据
- 3. 如果当前发送或接收描述符不属于 DMA(OWN=0),则 DMA 模块会进入挂起状态。当有数据需要被发送或接收时,向 DMA Tx/Rx POLL 寄存器写 1 重新使能 DMA 模块。需要注意的是接收描述符在空闲时应该总是属于 DMA(OWN=1)
  - 4. 发送和接收描述符及对应 buffer 地址的实时信息可以通过查寻 DMA reg18、19、20、21 获得



本章给出 GMAC1 的详细描述和配置使用。

# 10.1 GMAC1 外部信号复用和配置

在 1F 芯片里, GMAC1 的大多数信号时通过复用来实现队外部的链接。

PAD	方向	描述	第一复用
GMAC1_RCTL	Ι	GMAC1 接收数据控制信号	URT0_RX
GMAC1_RX0	Ι	GMAC1 接收数据输入 0	URT0_TX
GMAC1_RX1	Ι	GMAC1 接收数据输入 1	URT0_RTS
GMAC1_RX2	Ι	GMAC1 接收数据输入 2	URT0_CTS
GMAC1_RX3	Ι	GMAC1 接收数据输入3	URT0_DSR
GMAC1_TCTL	0	GMAC1 输出数据控制信号	URT0_DTR
GMAC1_TX0	0	GMAC1 读写 PHY 的时钟信号	URT0_DCD
GMAC1_TX1	I/0	GMAC1 读写 PHY 的数据信号	URT0_RI
GMAC1_TX2	0	GMAC1 传输数据输出 0	URT1_RX
GMAC1_TX3	0	GMAC1 传输数据输出 1	URT1_TX
GMAC1_MDCK	0	GMAC1 传输数据输出 2	URT1_RTS
GMAC1_MDIO	0	GMAC1 传输数据输出 3	URT1_CTS
GMAC1_TCKI	Ι	GMAC1 传输时钟输入	
GMAC1_TCKO	0	GMAC1 传输时钟输出	
GMAC1_RCKI	Ι	GMAC1 接收时钟输入	无复用

从上表可以看出,GMAC1 的多数 PAD 通过 UART0 和 UART1 的信号实现。这些复用的控制和配置如下: GMAC1 复用 UART0 部分控制信号,GMAC1\_USE\_UART0; GMAC1 复用 UART1 部分控制信号: GMAC1\_USE\_UART1。

参数名称	BIT 位	缺省值	描述			
GPIO_MUX 基地址: 0XBFD0_0420						
GMAC1_USE_UART0	6	0	UARTO 的信号用来复用给 GMAC1 使用			
GMAC1_USE_UART1	7	0	UART1 的信号用来复用给 GMAC1 使用			

# 10.2 寄存器描述

GMAC 寄存器包括 GMAC 寄存器部分和 DMA 寄存器部分。GMAC1 的 GMAC 寄存器的起始地址是 0XBFE2\_0000; GMAC1 的 DMA 寄存器的起始地址是 0XBFE2\_1000。DMA 寄存器和 GMAC 寄存器的具体意义请参照第 9 章。



本章给出 SATA2 的详细描述和配置使用。

# 11.1 SATA 总体描述

本节介绍 SATA 的特性和总体结构: SATA 的特性包括:

- 支持 SATA 1 代 1.5Gbps 和 SATA2 代 3Gbps 的传输
- 兼容串行 ATA 2.6 规范和 AHCI 1.1 规范

SATA 的结构图如下所示:




图 11-1 SATA 系统模块图

# 11.2 SATA 寄存器描述

SATA 的基地址是 0x1fe30000,寄存器的定义和协议标准定义完全一致。

地址	位宽	名称	描述
0x1fe3,0000	32	CAP	HBA 特性寄存器
0x1fe3,0004	32	GHC	全局 HBA 控制寄存器
0x1fe3,0008	32	IS	中断状态寄存器
0x1fe3,000c	32	PI	端口寄存器
0x1fe3,0010	32	VS	AHCI 版本寄存器
0x1fe3, 0014	32	CCC_CTL	命令完成合并控制寄存器
0x1fe3, 0018	32	CCC_PORTS	命令完成合并端口寄存器
0x1fe3, 0024	32	CAP2	HBA 特性扩展寄存器
0x1fe3,00A0	32	BISTAFR	BIST 激活 FIS

0x1fe3,00A4	32	BISTCR	BIST 控制寄存器
0x1fe3,00A8	32	BISTCTR	BIST FIS 计数寄存器
0x1fe3,00AC	32	BISTSR	BIST 状态寄存器
0x1fe3,00B0	32	BISTDECR	BIST 双字错计数寄存器
0x1fe3,00BC	32	OOBR	00B 寄存器
0x1fe3,00E0	32	TIMER1MS	1ms 计数寄存器
0x1fe3,00E8	32	GPARAM1R	全局参数寄存器1
0x1fe3,00EC	32	GPARAM2R	全局参数寄存器 2
0x1fe3,00F0	32	PPARAMR	端口参数寄存器
0x1fe3, 00F4	32	TESTR	测试寄存器
0x1fe3, 00F8	32	VERIONR	版本寄存器
0x1fe3,00FC	32	IDR	ID 寄存器
0x1fe3, 0100	32	PO_CLB	命令列表基地址低 32 位
0x1fe3, 0104	32	PO_CLBU	命令列表基地址高32位
0x1fe3, 0108	32	P0_FB	FIS 基地址低 32 位
0x1fe3, 010c	32	PO_FBU	FIS 基地址高 32 位
0x1fe3, 0110	32	P0_IS	中断状态寄存器
0x1fe3, 0114	32	P0_IE	中断使能寄存器
0x1fe3, 0118	32	PO_CMD	命令寄存器
0x1fe3, 0120	32	PO_TFD	任务文件数据寄存器
0x1fe3, 0124	32	P0_SIG	签名寄存器
0x1fe3, 0128	32	P0_SSTS	SATA 状态寄存器
0x1fe3, 012C	32	P0_SCTL	SATA 控制寄存器
0x1fe3, 0130	32	P0_SERR	SATA 错误寄存器
0x1fe3, 0134	32	P0_SACT	SATA 激活寄存器
0x1fe3, 0138	32	PO_CI	命令发送寄存器
0x1fe3, 013C	32	P0_SNTF	SATA 命令通知寄存器
0x1fe3, 0170	32	PO_DMACR	DMA 控制寄存器
0x1fe3, 0178	32	PO_PHYCR	PHY 控制寄存器
0x1fe3, 017C	32	P0_PHYSR	PHY 状态寄存器
0x1fe3, 0180	32	P1_CLB	命令列表基地址低32位
0x1fe3, 0184	32	P1_CLBU	命令列表基地址高32位
0x1fe3, 0188	32	P1_FB	FIS 基地址低 32 位
0x1fe3, 018c	32	P1_FBU	FIS 基地址高 32 位
0x1fe3, 0190	32	P1_IS	中断状态寄存器
0x1fe3, 0194	32	P1_IE	中断使能寄存器
0x1fe3, 0108	32	P1_CMD	命令寄存器
0x1fe3, 01a0	32	P1_TFD	任务文件数据寄存器
0x1fe3, 01a4	32	P1_SIG	签名寄存器
0x1fe3, 01a8	32	P1_SSTS	SATA 状态寄存器
0x1fe3, 01aC	32	P1_SCTL	SATA 控制寄存器
0x1fe3, 01b0	32	P1_SERR	SATA 错误寄存器
0x1fe3, 01b4	32	P1_SACT	SATA 激活寄存器
_	•		



0x1fe3, 01b8	32	P1_CI	命令发送寄存器
0x1fe3,01bC	32	P1_SNTF	SATA 命令通知寄存器
0x1fe3, 01f0	32	P1_DMACR	DMA 控制寄存器
0x1fe3, 01f8	32	P1_PHYCR	PHY 控制寄存器
0x1fe3, 01fC	32	P1s_PHYSR	PHY 状态寄存器



# 12 USB HOST

本章给出 USB2.0 的详细描述和配置使用。

# 12.1 总体概述

1F的 USB 主机端口特性如下:

- 一兼容 USB Rev 1.1 、USB Rev 2.0 协议
- —兼容 OHCI Rev 1.0 、EHCI Rev 1.0 协议
- —支持 LS (Low Speed)、FS (Full Speed)和 HS (High Speed)的 USB 设备

USB主机控制器模块图如图 12-1、图 12-2 所示:




图 12-1 USB 主机控制器模块图




图 12-2 USB 主机控制器细节模块图 (带 EHCI 控制器细节)

# 12.2 USB 主机控制器寄存器

### 12.2.1 EHCI 相关寄存器

EHCI 的相关寄存器包括 Capability 寄存器、Operational 寄存器和,EHCI 实现相关寄存器。1F 的 USB 主机控制器兼容 EHCI Rev 1.0 协议,Capability 寄存器和 Operational 寄存器的详细信息参照 Enhanced Host Controller Interface Rev 1.0 Specification。

### **12.2.2** Capability 寄存器

名称	地址	宽度	访问	说明
HCCAPBASE	0x1fe00000	32	RO	默认值为 32'h01000010
HCSPARAMS	0x1fe00004	32	RO	默认值为 32'h00001116
HCCPARAMS	0x1fe00008	32	RO	默认值为 32'h0000A010

(注: USBBase 固定为 EHCI slave 的起始地址 0x1fe00000)



# 12.2.3 Operational 寄存器

名称	地址	宽度	访问	说明
USBCMD	0x1fe00010	32	R/W、	USB 主机控制器的命令寄
USBCMD	UXIIEUUUIU	32	RO	存器
USBSTS	0x1fe00014	32	R/W、	USB 主机控制器的状态
USDS1S	0x11e00014	32	RO	寄存器
USBINTR	0x1fe00018	32	R/W	USB 主机控制器的中断设
USDINTK	0x11e00018	32	K/ W	置寄存器
FRINDEX	0x1fe0001c	32	R/W	USB 主机控制器的帧索
TRINDEA	Oxfredoute	32	IX/ VV	引寄存器
CTRLDSSEGMENT	0x1fe00020	32	R/W	存放 EHCI 控制数据结构
CIKLDSSEGWENT	0x11e00020		IX/ VV	的地址
PERIODICLISTBASE	0x1fe00024	32	R/W	存放周期数据帧表的起始
TERIODICLISTBASE	0.11000024	32 K/W		地址
ASYNCLISTADDR	0x1fe00028	32	R/W	存放下一个要被执行的异
ASTNCLISTADDR	0x11e00028	32	IX/ VV	步队列的起始地址
CONFIGFLAG	0x1fe00050	32	R/W	配置模式寄存器
			R/W、	
PORTSC 1	0x1fe00054	32	RO	端口1状态和控制寄存器
PORTSC 2	0x1fe00058	32	R/W、	端口2状态和控制寄存器
			RO	

(注: USBOPBase 固定为 EHCI slave 的起始地址+ `h10)

# 12.2.4 EHCI 实现相关寄存器

EHCI 实现相关寄存器的详细描述如下。

名称	地址	宽	访问	说明
		度		
INSNREG00	0x1fe00090	32	R/W	帧的长度配置寄存器
INSNREG01	0x1fe00094	32	R/W	数据包缓冲区 OUT/IN 阈值寄存器
INSNREG02	0x1fe00098	32	RO	数据包缓冲深度寄存器
INSNREG03	0x1fe0009c	32	RO ,R/W	参照寄存器详细描述
INSNREG04	0x1fe000a0	32	R/W	用于 Debug
INSNREG05	0x1fe000a4	32	RO, R/W	UTMI 配置(默认配置),控制和状态寄存器
INSNREG06	0x1fe000a8	32	RO	AHB 错误状态寄存器
INSNREG07	0x1fe000ac	32	RO	AHB Master 错误地址寄存器
INSNREG08	0x1fe000b0	32	RO	HSIC 使能寄存器

## 12.2.4.1 INSNREG00 寄存器 (disable)



### 12.2.4.2 INSNREG01 寄存器

位域	访问	复位值	说明
31:16	R/W	16'h0020	OUT 阈值(单位是 4 bytes),一旦从系统内存中取出的数据
			量达到 OUT 阈值,就开始 USB 传输,最小为 16bytes
15:0	R/W	16'h0020	IN 阈值(单位是 4 bytes),一旦 Packet Buffer 里的数据量
			达到 IN 阈值,就开始向内存传输,最小为 16bytes

### 12.2.4.3 INSNREG02 寄存器

位域	访问	复位值	说明
31:12	Reserved	20'h0	保留
11:0	RO	12'h0020	数据包缓冲深度(单位是 4 bytes)

### 12.2.4.4 INSNREG03 寄存器

位域	访问	复位值	说明	
31:13	Reserved	19'h0	保留	
12:10	RO	3'h0	这个字段指定 phy_clks 的额外延时,这个延时被添加到	
			"Tx-Tx turnaround Delay"中。	
9	RO	1'h0	置 1: 将迫使主机控制器在一帧的每一微帧中获取周期数据	
			帧表,	
			置 0: 主机控制器在一帧的微帧 0 中获取周期数据帧表	
8:1	R/W	8'h0	时间可容忍偏移,这个字段用来指明为了容忍计算可用时间	
			而要附加的字节数。计算可用时间为以后的传输弹性增加的,	
			用户程序默认不需要修改这个字段。	
0	RO	1'h0	Break Memory Transaction 模式	
			置 1: 使能此功能	
			置 0: 禁止此功能	

### 12.2.4.5 INSNRE04 寄存器(仅用于调试,软件不必更改此寄存器)

位域	访问	复位值	说明
31:6	Reserved	26'h0	保留
5	R/W	1'h0	置 1:禁止 automatic 功能,即当软件清除 Run/Stop 位时,
			USB 主机控制器会把挂起(Suspend)的端口唤醒
			置 0: 启用 automatic 功能,当 reset Run/Stop 位时,Suspend
			信号会置为1
4	R/W	1'h0	置 1: 禁止 NAK reload 修复
			置 0: 启用 NAK reload 修复
3	Reserved	1'h0	保留
2	R/W	1'h0	置 1: 缩短端口枚举 (enumeration) 时间 (仿真)

1	R/W	1'h0	置 1:	HCCPARAMS 寄存器的第 17、15:4、2:0 位均可写
0	R/W	1'h0	置 1:	HCSPARAMS 寄存器可写

## 12.2.4.6 INSNRE05 寄存器

位域	访问	复位值	说明
31:18	Reserved	14'h0	保留
17	RO	1'h0	置1:表示对这个寄存器进行了一个写操作,硬件正在执行
			置 0: 表示硬件已经执行完操作
16:13	R/W	5'h0	端口号
12	R/W	4'h1	VControlLoadM
			置 1: NOP
			置 0: Load
11:8	R/W	4'h0	VControl
7:0	RO	4'h0	VStatus

# 12.2.4.7 INSNREG06 寄存器

位域	访问	复位值	说明
31	R/W	1'h0	一旦 AHB 出错即被捕获并置 1,写 0 清除该字段
30:12	Reserved	19'h0	保留
11:9	RO	3'h0	AHB 出错时控制段 HBURST 的值
8:4	RO	5'h0	AHB 出错的 burst 的预计节拍数
3:0	RO	4'h0	在当前 burst 下,AHB 出错前完成的节拍数

# 12.2.4.8 INSNREG07 寄存器

位域	访问	复位值	说明
31:0	RO	32'h0	AHB 出错时控制段的地址

# 12.2.4.9 INSNREG08 寄存器

位域	访问	复位值	说明
31:0	RO	1'b0	HSIC 使能



# 12.3 OHCI 相关寄存器

OHCI 的相关寄存器包括 Operational 寄存器和 OHCI 实现相关寄存器。1f 的 USB 主机控制器兼容 OHCI Rev 1.0 协议, Operational 寄存器的详细信息参 照 Open Host Controller Interface Rev 1.0 Specification。

12.3.1 Operational 寄存器

12.3.1 Operational 向介语								
名称	地址	宽度	访问	说明				
HcRevision	0x1fe08000	32	-	控制和状态				
HcControl	0x1fe08004	32	-					
HcCommonStatus	0x1fe08008	32	-					
HcInterruptStatus	0x1fe0800C	32	-					
HcInterruptEnable	0x1fe08010	32	-					
HcInterruptDisable	0x1fe08014	32						
HcHCCA	0x1fe08018	32	-	内存指针				
HcPeriodCuttentED	0x1fe0801C	32	-					
HcControlHeadED	0x1fe08020	32	_					
HcControlCurrentED	0x1fe08024	32	_					
HcBulkHeadED	0x1fe08028	32	_					
HcBulkCurrentED	0x1fe0802C	32	_					
HcDoneHead	0x1fe08030	32	_					
HcRmInterval	0x1fe08034	32	_	帧计数器				
HcFmRemaining	0x1fe08038	32	_					
HcFmNumber	0x1fe0803C	32	_					
HcPeriodicStart	0x1fe08040	32	_					
HcLSThreshold	0x1fe08044	32	_					
HcRhDescriptorA	0x1fe08048	32	_	根集线器				
HcRhDescriptorB	0x1fe0804C	32	_					
HcRhStatus	0x1fe08050	32	_					
HcRhPortStatus1	0x1fe08054	32	_					
HcRhPortStatus2	0x1fe08058	32	_					

### 12.3.2 OHCI 实现相关寄存器

除了标准的OHCI操作寄存器,还实现了两个额外寄存器(寄存器偏移0x98 和 0x9C) 用来报告 AHB 的错误状态。

名称	地址	宽度	访问	说明
INSNREG06	0x1fe08098	32	RO	AHB 错误状态寄存器
INSNREG07	0x1fe0809c	32	RO	AHB Master 错误地址寄存器



#### 12.3.2.1 INSNREG06 寄存器

位域	访问	复位值	说明
31	R/W	1'h0	一旦 AHB 出错即被捕获并置 1, 写 0 清除该字段
30:12	RO	19'h0	保留
11:9	RO	3'h0	AHB 出错时控制段 HBURST 的值
8:4	RO	5'h0	AHB 出错的 burst 的预计节拍数
3:0	RO	4'h0	在当前 burst 下,AHB 出错前完成的节拍数

### 12.3.2.2 INSNREG07 寄存器

位域	访问	复位值	说明
31:0	RO	32'h0	AHB 出错时控制段的地址

#### USB 主机控制器时序 12.4

本节介绍 USB 2.0 控制器 通过 UTMI 传输和接收 USB 差分信号的时序。

#### 12.4.1 数据接收时序

如图 12-3、图 12-4 所示,随着一个 SYNC 序列到来,rx\_active 置 1 标志着数据接收 的开始。rx\_valid 和 rx\_validh 置 1 标志着通过 UTMI 并行接收端口的 16 bit 数据已经准备 好,在传输完最后一个包后,rx\_valid 和 rx\_validh 置 0。




图 12-3 接收时序图 (16 bit UTMI 接口, 偶数个数据)




图 12-4 接收时序图(16 bit UTMI 接口, 奇数个数据)

# 12.4.2 数据传输时序

如图 12-4、图 12-5 所示, $tx_valid$  和  $tx_validh$  在 SYNC 序列开始之前置 1, $tx_validh$  置 1 标志着数据可以被传输至 UTMI 并行发送端口,在传输完最后一个包后, $tx_validh$  和  $tx_validh$  置 0。




图 12-5 传输时序图 (16 bit UTMI 接口, 偶数个数据)




图 12-6 传输时序图 (16bit UTMI 接口, 奇数个数据)

# 13 SPI0


本章给出 SPIO 的详细描述和配置使用。

串行外围设备接口 SPI 总线技术是 Motorola 公司推出的多种微处理器、微控制器以及外围设备之间的一种全双工、同步、串行数据接口标准。

## 13.1 SPI 控制器结构

本系统集成的 SPI 控制器仅可作为主控端,所连接的是从设备。其结构如下图所示,由一个 SPI 主控制器和 SPI Flash 读引擎组成。对于软件而言,SPI 控制器除了有若干 IO 寄存器外还有一段映射到 SPI Flash 的只读 memory 空间。如果将这段 memory 空间分配在 0x1fc00000,复位后不需要软件干预就可以直接访问,从而支持处理器从 SPI Flash 启动。SPIO 的 IO 寄存器的基地址0x1fe80000,外部存储地址空间是 0x1f00,0000 - 0x1f7f, ffff 共 8MB。

本模块结构如下图所示,由 AXI 接口、简单的 SPI 主控制器、SPI Flash 读 引擎和总线选择模块组成。根据访问的地址和类型,AXI 上的合法请求转发到 SPI 主控制器或者 SPI Flash 读引擎中(非法请求被丢弃)。



下图是 SPI 主控制器的结构,系统寄存器包括控制寄存器,状态寄存器和外部 寄存器,分频器生成 SPI 总线工作的时钟信号,由于数据读、写缓冲器(FIFO) 允许 SPI 同时进行串行发送和接收数据。




图 13-1 SPI 主控制器结构

# 13.2 SPI 控制器寄存器

### 13.2.1 控制寄存器 (SPCR)

中文名: 控制寄存器 寄存器位宽: [7:0] 偏移量: 0x00 复位值: 0x10

位域	位域名称	位宽	访问	描述
7	Spie	1	RW	中断输出使能信号 高有效
6	spe	1	RW	系统工作使能信号高有效
5	Reserved	1	RW	保留
4	mstr	1	RW	master 模式选择位,此位一直保持 1
3	cpol	1	RW	时钟极性位
2	cpha	1	RW	时钟相位位1则相位相反,为0则相同
1:0	spr	2	RW	sclk_o 分频设定,需要与 sper 的 spre 一起
				使用

# 13.2.2 状态寄存器 (SPSR)

中文名: 状态寄存器 寄存器位宽: [7:0] 偏移量: 0x01 复位值: 0x05

位域	位域名称	位宽	访问	描述
7	spif	1	RW	中断标志位1表示有中断申请,写1则清
				零
6	wcol	1	RW	写寄存器溢出标志位 为 1 表示已经溢出,
				写1则清零
5:4	Reserved	2	RW	保留

3	wffull	1	RW	写寄存器满标志 1 表示已经满
2	wfempty	1	RW	写寄存器空标志 1 表示空
1	rffull	1	RW	读寄存器满标志 1 表示已经满
0	rfempty	1	RW	读寄存器空标志 1 表示空

# 13.2.3 数据寄存器(TxFIFO/RxFIFO)

中文名: 数据传输寄存器

寄存器位宽: [7:0] 偏移量: 0x02 复位值: 0x00

位域	位域名称	位宽	访问	描述
7:0	Tx FIFO	8	W	数据传输寄存器

### 13.2.4 外部寄存器(SPER)

中文名: 外部寄存器 寄存器位宽: [7:0] 偏移量: 0x03 复位值: 0x00

位域	位域名称	位宽	访问	描述
7:6	icnt	2	RW	在传输完多少个字节后送出中断申请信号
				00-1字节 01-2字节
				10-3字节 11-3字节
5:3	Reserved	3	RW	保留
2	mode	1	RW	spi 接口模式控制
				0: 采样与发送时机同时
				1: 采样与发送时机错开半周期
1:0	spre	2	RW	与 Spr 一起设定分频的比率

### 分频系数:


74 77 114 1274 1												
spre	00	00	00	00	01	01	01	01	10	10	10	10
spr	00	01	10	11	00	01	10	11	00	01	10	11
分频系数	2	4	16	32	8	64	128	256	512	1024	2048	4096

### **13.2.5** 参数控制寄存器(SFC\_PARAM)

中文名: SPI Flash 参数控制寄存器

寄存器位宽: [7:0] 偏移量: 0x04 复位值: 0x21

位域	位域名称	位宽	访问	描述
7:4	clk_div	4	RW	时钟分频数选择(分频系数与{spre,spr}
				组合相同)
3	dual_io	1	RW	使用双 I/O 模式,优先级高于快速读模式
2	fast_read	1	RW	使用快速读模式
1	burst_en	1	RW	spi flash 支持连续地址读模式
0	memory_en	1	RW	spi flash 读使能,无效时 csn[0]可由软件
				控制。



中文名: SPI Flash 片选控制寄存器

寄存器位宽:[7: 0]偏移量:0x05复位值:0x00

位域	位域名称	位宽	访问	描述
7:4	csn	4	RW	csn 引脚输出值
3:0	csen	4	RW	为 1 时对应位的 cs 线由 7:4 位控制

### **13.2.7** 时序控制寄存器 (SFC TIMING)

中文名: SPI Flash 时序控制寄存器

寄存器位宽: [7: 0]偏移量: 0x06复位值: 0x03

位域	位域名称	位宽	访问	描述
7:2	Reserved	6	RW	保留
1:0	tCSH	2	RW	SPI Flash 的片选信号最短无效时间,以分频后时钟周期 T 计算00: 1T 01: 2T 10: 4T 11: 8T

# 13.3 接口时序

### SPI 主控制器外部接口时序图

如 图 13-2 所示, SPI主控制器发送数据时,数据提前半拍放在MOSI引线上,接着从设备端用时钟边沿锁存数据。根据时钟极性(CPOL)和时钟相位(CPHA)的设定,有4种可能的时序关系。





图 13-2 SPI 主控制器时序图




### SPI Flash 访问时序图


#### ● 标准读模式



### ● 快速读模式



双 I/O 模式



在所有模式下,若没有使能连续地址读,则 CS 将在传输完一个字节数据后拉高。


# 13.4 SPI Flash 控制器使用指南

SPI 主控制器的读写操作

- 1. 模块初始化
- 停止 SPI 控制器工作,对控制寄存器 spcr 的 spe 位写 0
- 重置状态寄存器 spsr,对寄存器写入 8'b1100 0000
- 设置外部寄存器 sper,包括中断申请条件 sper[7:6]和分频系数 sper[1:0],具体参考寄存器说明
- 配置 SPI 时序,包括 spcr 的 cpol、cpha 和 sper 的 mode 位。mode 为 1 时是标准 SPI 实现,为 0 时为兼容模式。
- 配置中断使能, spcr 的 spie 位
- 启动 SPI 控制器,对控制寄存器 spcr 的 spe 位写 1
- 2. 模块的发送/传输操作
- 往数据传输寄存器写入数据
- 传输完成后从数据传输寄存器读出数据。由于发送和接收同时进行,即使 SPI 从设备没有发送有效数据也必须进行读出操作。
- 3. 中断处理
- 接收到中断申请
- 读状态寄存器 spsr 的值,若 spsr[2]为 1 则表示数据发送完成,若 spsr[0] 为 1 则表示已经接收数据
- 读或写数据传输寄存器
- 往状态寄存器 spsr 的 spif 位写 1,清除控制器的中断申请

### 硬件 SPI Flash 读

- 1. 初始化
  - 将 SFC\_PARAM 的 memory\_en 位写 1。当 SPI 被选为启动设备时此位复位为 1。



### 2. 更改参数

如果所使用的 SPI Flash 支持更高的频率或者提供增强功能,修改相应参数可以大大加快 Flash 的访问速度。参数的修改不需要关闭 SPI Flash 读使能(memory\_en)。具体参考寄存器说明。

## 混合访问 SPI Flash 和 SPI 主控制器

### 1. 对 SPI Flash 进行读以外的访问

将 SPI Flash 读使能关闭后,软件就可直接控制 csn[0],并通过 SPI 主控制器访问 SPI 总线。这意味着在进行此操作时,不能从 SPI Flash 中取指。

除了读以外, SPI Flash 还实现了很多命令(如擦除、写入), 具体参见相关 Flash 的文档。



# **14 SPI1**

本章给出 SPI1 的描述和使用。

串行外围设备接口 SPI 总线技术是 Motorola 公司推出的多种微处理器、微控制器以及外围设备之间的一种全双工、同步、串行数据接口标准。

# 14.1 SPI 主控制器结构

SPI1 和 SPI0 的实现完全一样,系统启动地址不会映射到 SPI1 控制器,所以 SPI1 不支持系统启动。SPI1 的外部存储地址空间是 0x1f80,0000 - 0x1fbf, ffff 共 4MB。所有结构和配置相关请参考第 13 章信息。



# 15 Conf and Interrupt

本章给出 Conf 和 Interrupt 模块的详细描述和配置使用。

# 15.1 配置和中断控制器总体描述

1F 芯片內置简单、灵活的中断控制器。1F 芯片的中断控制器除了管理 GPIO 输入的中断信号外,中断控制器还处理内部事件引起的中断。所有的中断寄存器的位域安排相同,一个中断源对应其中一位。中断控制器共五个中断输出连接 CPU 模块,分别对应 INT0, INT1, INT2, INT3, INT4。芯片支持 64 个内部中断和 96 个 GPIO 的中断; 其中 INT0 和 INT1 分别对应于 64 个内部中断的前后 32 位,INT2 、INT3 和 INT4 对应于 88 个外部 GPIO 中断。具体如下表所示:

	INT0	INT1	INT2	INT3	INT4
31	保留	保留	GPIO31	GPIO63	保留
30		保留	GPIO30	GPIO62	保留
29		保留	GPIO29	GPIO61	保留
28	TOY_TICK	保留	GPIO28	GPIO60	保留
27	RTC_TICK	保留	GPIO27	GPIO59	保留
26	TOY_INT2	保留	GPIO26	GPIO58	保留
25	TOY_INT1	保留	GPIO25	GPIO57	保留
24	TOY_INT0	保留	GPIO24	GPIO56	保留
23	RTC_INT2	保留	GPIO23	GPIO55	GPIO87
22	RTC_INT1	保留	GPIO22	GPIO54	GPIO86
21	RTC_INT0	保留	GPIO21	GPIO53	GPIO85
20	PWM3	保留	GPIO20	GPIO52	GPIO84
19	PWM2	保留	GPIO19	GPIO51	GPIO83
18	PWM1	保留	GPIO18	GPIO50	GPIO82
17	PWM0	保留	GPIO17	GPIO49	GPIO81
16	SPI1	保留	GPIO16	GPIO48	GPIO80
15	SPI0	保留	GPIO15	GPIO47	GPIO79
14	LPC_int	保留	GPIO14	GPIO46	GPIO78
13	DMA2	保留	GPIO13	GPIO45	GPIO77
12	DMA1	保留	GPIO12	GPIO44	GPIO76
11	DMA0	保留	GPIO11	GPIO43	GPIO75
10	KB_int	保留	GPIO10	GPIO42	GPIO74
9	MS_int	保留	GPIO09	GPIO41	GPIO73
8	AC97	保留	GPIO08	GPIO40	GPIO72
7	CAN1	保留	GPIO07	GPIO39	GPIO71
6	CAN0	保留	GPIO06	GPIO38	GPIO70
5	UART3	GPU_INT	GPIO05	GPIO37	GPIO69

4	UART2	SATA_INT	GPIO04	GPIO36	GPIO68
3	UART1	Gmac1	GPIO03	GPIO35	GPIO67
2	URAT0	Gmac0	GPIO02	GPIO34	GPIO66
1	HPET_int	Ohci	GPIO01	GPIO33	GPIO65
0	ACPI_int	Ehci	GPIO00	GPIO32	GPIO64

1F 互联基于 XBAR, XBAR 对各主设备的窗口进行配置,每个主设备配置 8 各窗口,每个窗口的寄存器包括 BASE, MASK, MMAP 组成。

## 15.2 中断控制器寄存器描述

中断的使用首先要设置中断使能寄存器中相应的位来使能该中断,系统复位时默认不使能中断。然后设置中断触发类型寄存器、中断极性控制寄存器和中断输出控制寄存器相应的属性。最后当发生中断时,通过中断状态寄存器查看相应的中断源。

中断触发方式分为电平触发与边沿触发两种,电平触发方式时,中断控制器内部不寄存外部中断,此时对中断处理的响应完成后只需要清除对应设备上的中断就可以清除对 CPU 的相应中断。例如,上行网口向 CPU 发出接收包中断,网络驱动处理中断后,只要清除上行网口内部的中断寄存器中的中断状态,就可以清除 CPU 中断控制器的中断状态,而不需要通过对应的 INT\_CLR对 CPU 进行清中断。但是在边沿触发的方式下,中断控制器会寄存外部中断,此时软件处理中断时,需要通过写对应的 INT\_CLR,清除 CPU 中断控制器内部的对应中断状态。另外,在边沿触发的情况下,用户可以通过写

INT\_SET 位强置中断控制器的对应中断状态。

偏移地址	位	寄存器	描述	读写特性
1fd01040	32	INTISRO	中断控制状态寄存器 0	RO
1fd01044	32	INTIENO	中断控制使能寄存器 0	R/W
1fd01048	32	INTSET0	中断置位寄存器 0	R/W
1fd0104c	32	INTCLR0	中断清空寄存器 0	R/W
1fd01050	32	INTPOLO	高电平触发中断使能寄存器 0	R/W
1fd01054	32	INTEDGE0	边沿触发中断使能寄存器 0	R/W
1fd01058	32	INTISR1	中断控制状态寄存器 1	RO
1fd0105c	32	INTIEN1	中断控制使能寄存器 1	R/W
1fd01060	32	INTSET1	中断置位寄存器 1	R/W
1fd01064	32	INTCLR1	中断清空寄存器 1	R/W
1fd01068	32	INTPOL1	高电平触发中断使能寄存器 1	R/W
1fd0106c	32	INTEDGE1	边沿触发中断使能寄存器 1	R/W
1fd01070	32	INTISR2	中断控制状态寄存器 2	RO
1fd01074	32	INTIEN2	中断控制使能寄存器 2	R/W
1fd01078	32	INTSET2	中断置位寄存器 2	R/W
1fd0107c	32	INTCLR2	中断清空寄存器 2	R/W
1fd01080	32	INTPOL2	高电平触发中断使能寄存器 2	R/W
1fd01084	32	INTEDGE2	边沿触发中断使能寄存器 2	R/W
1fd01088	32	INTISR3	中断控制状态寄存器3	RO

1fd0108c	32	INTIEN3	中断控制使能寄存器3	R/W
1fd01090	32	INTSET3	中断置位寄存器 3	R/W
1fd01094	32	INTCLR3	中断清空寄存器 3	R/W
1fd01098	32	INTPOL3	高电平触发中断使能寄存器 3	R/W
1fd0109c	32	INTEDGE3	边沿触发中断使能寄存器3	R/W
1fd010a8	32	INTISR4	中断控制状态寄存器 4	RO
1fd010ac	32	INTIEN4	中断控制使能寄存器 4	R/W
1fd010a0	32	INTSET4	中断置位寄存器 4	R/W
1fd010a4	32	INTCLR4	中断清空寄存器 4	R/W
1fd010a8	32	INTPOL4	高电平触发中断使能寄存器 4	R/W
1fd010ac	32	INTEDGE4	边沿触发中断使能寄存器 4	R/W
1fd010c0	32	GPIOCFG0	GPIO 配置寄存器 0	R/W
1fd010c4	32	GPIOCFG1	GPIO 配置寄存器 1	R/W
1fd010c8	32	GPIOCFG2	GPIO 配置寄存器 2	R/W
1fd010d0	32	GPI00E0	GPI0 配置寄存器输出使能 0	R/W
1fd010d4	32	GPIOOE1	GPI0 配置寄存器输出使能 1	R/W
1fd010d8	32	GPIOOE2	GPI0 配置寄存器输出使能 2	R/W
1fd010e0	32	GPIOINO	GPI0 配置寄存器输入寄存器 0	R/W
1fd010e4	32	GPIOIN1	GPI0 配置寄存器输入寄存器 1	R/W
1fd010e8	32	GPIOIN2	GPI0 配置寄存器输入寄存器 2	R/W
1fd010f0	32	GPI00UT0	GPI0 配置寄存器输出寄存器 0	R/W
1fd010f4	32	GPI00UT1	GPI0 配置寄存器输出寄存器 1	R/W
1fd010f8	32	GPI00UT2	GPI0 配置寄存器输出寄存器 2	R/W
1fd01160	32	ORDER_REG_ADDR	DMA 模块控制寄存器位	

# XBAR 上各主设备地址窗口的配置如下表所示:

偏移地址	位	寄存器	描述	读写特性
1fd00000	64	CPU_WINO_BASE	Cpu 配置窗口 0 基地址	R/W
1fd00008	64	CPU_WIN1_BASE	Cpu 配置窗口 1 基地址	R/W
1fd00010	64	CPU_WIN2_BASE	Cpu 配置窗口 2 基地址	R/W
1fd00018	64	CPU_WIN3_BASE	Cpu 配置窗口 3 基地址	R/W
1fd00020	64	CPU_WIN4_BASE	Cpu 配置窗口 4 基地址	R/W
1fd00028	64	CPU_WIN5_BASE	Cpu 配置窗口 5 基地址	R/W
1fd00030	64	CPU_WIN6_BASE	Cpu 配置窗口 6 基地址	R/W
1fd00038	64	CPU_WIN7_BASE	Cpu 配置窗口 7 基地址	R/W
1fd00040	64	CPU_WINO_MASK	Cpu 配置窗口 0 掩码地址	R/W
1fd00048	64	CPU_WIN1_MASK	Cpu 配置窗口 1 掩码地址	R/W
1fd00050	64	CPU_WIN2_MASK	Cpu 配置窗口 2 掩码地址	R/W
1fd00058	64	CPU_WIN3_MASK	Cpu 配置窗口 3 掩码地址	R/W
1fd00060	64	CPU_WIN4_MASK	Cpu 配置窗口 4 掩码地址	R/W
1fd00068	64	CPU_WIN5_MASK	Cpu 配置窗口 5 掩码地址	R/W
1fd00070	64	CPU_WIN6_MASK	Cpu 配置窗口 6 掩码地址	R/W
1fd00078	64	CPU_WIN7_MASK	Cpu 配置窗口 7 掩码地址	R/W
1fd00080	64	CPU_WINO_MMAP	Cpu 配置窗口 0 映射地址	R/W
1fd00088	64	CPU_WIN1_MMAP	Cpu 配置窗口 1 映射地址	R/W
1fd00090	64	CPU_WIN2_MMAP	Cpu 配置窗口 2 映射地址	R/W
1fd00098	64	CPU_WIN3_MMAP	Cpu 配置窗口 3 映射地址	R/W
1fd000a0	64	CPU_WIN4_MMAP	Cpu 配置窗口 4 映射地址	R/W

1fd000a8	64	CPU_WIN5_MMAP	Cpu 配置窗口 5 映射地址	R/W
1fd000b0	64	CPU_WIN6_MMAP	Cpu 配置窗口 6 映射地址	R/W
1fd000b8	64	CPU_WIN7_MMAP	Cpu 配置窗口 7 映射地址	R/W

在该模块内部也实现了对 PCI 作为南桥时候的控制,这些寄存器描述和配置如下:

# **16 DMA**

本章给出给出 DMA 模块的详细描述和配置使用。

## 16.1 DMA 控制器结构描述

DMA 来进行 DDR2 与 APB 设备间数据搬移工作,大大节省了资源提高了系统数据传输的效率,我们设计的是单通道传输方式由 CPU 可配置的 DMA 结构。 DMA 挂在 AXI\_MST\_MUX 接口上,作为 AXI\_MST\_MUX 的一个主设备,来读写 DDR2;又挂在 AXI\_SLV\_MUX 接口上,作为 AXI\_SLV\_MUX 的一个从设备,被 CPU 配置。这样的结构方便软硬件的结合能更好的控制 DMA 的数据传输。

DMA 的传送数据的过程由三个阶段组成:


- a) 传送前的预处理:由 CPU 完成以下步骤:配置 DMA 描述符相关的寄存器。
- b) 数据传送: 在 DMA 控制器的控制下自动完成。
- c) 传送结束处理: 发送中断请求。

本 DMA 控制器是一个基于 AXI 总线的单通道、可配置的 DMA 控制器 IP 核,主要功能就是在 1F 芯片上集成了 DMA 功能,专门负责在 DDR2 与 APB 设备间搬运数据。本 DMA 控制器限定为以字为单位的数据搬运。根据 DMA 的定义,设计了下个描述符地址寄存器、源地址寄存器、目的地址寄存器、传送字数计数器、传送步长间隔、传送循环次数、DMA 控制逻辑等必备寄存器;设计了符合AXI 总线协议的总线接口用来接 AXI 设备,符合 APB 总线协议的总线接口用来接 APB 设备。DMA 的缓存大小为 128Byte (32x4Byte),以字为单位读写。如果以字节为单位读写,DMA 的逻辑面积很大,为减少读写 DMA 缓存的逻辑使用以字为单位的读、写。

CPU 通过 AXI 总线接口配置 DMA 的寄存器,将来自于 ddr2 或 APB 设备的数据保存在缓存中,将缓存中的数据写入要对应的内存或设备中去,最后发送 DMA 传输结束信号。在 DMA 传输过程中,CPU 可以监听 DMA 的工作状态。

# 16.2 DMA 控制器与 APB 设备的交互

在 1F 设计中,使用 DMA 的 APB 设备包括 NAND, AC97, 每个设备都有单独的 DMA 控制器。在 DMA 控制器的设计中有一小部分代码是用来处理 AC97 写操作



## 16.3 DMA 控制器

#### DMA ORDER ADDR

中文名: 下一个描述符地址寄存器

寄存器位宽: [31: 0] 复位值: 0x00000000

位域	位域名称	位宽	访问	描述
31:1	dma_order_ad	31	R/W	存储器内部下一个描述符地址寄存器
	dr			
0	Dma_order_en	1	R/W	描述符是否有效信号

说明:存储下一个 DMA 描述符的地址,dma\_order\_en 是下个 DMA 描述符的使能位,如果该位为 1 表示下个描述符有效,该位为 0 表示下个描述符无效,不执行操作,地址 16 字节对齐。在配置 DMA 描述符时,该寄存器存放的是下个描述符的地址,执行完该次 DMA 操作后,通过判断 dma\_order\_en 信号确定是否开始下次 DMA 操作。

#### **16.3.1** DMA SADDR

中文名: 内存地址寄存器

寄存器位宽: [31: 0] 复位值: 0x00000000

位域	位域名称	位宽	访问	描述
31:0	dma_saddr	32	R/W	DMA 操作的内存地址

说明: DMA 操作分为: 从内存中读数据,保存在 DMA 控制器的缓存中,由 APB 发请求来访问 DMA 缓存中的数据,该寄存器指定了读 ddr2 的地址;从 APB 设备读数据保存在 DMA 缓存中,当 DMA 缓存中的字超过一定数目,就往内存中写,该寄存器指定了写内存的地址。

#### **16.3.2** DMA DADDR

中文名: 设备地址寄存器

寄存器位宽: [31: 0] 复位值: 0x00000000

位域	位域名称	位宽	访问	描述
31		1	R/W	AC97 写使能,"1"表示是写操作
29:28		2	R/W	AC97 写模式,
27:0	dma_daddr	32	R/W	DMA 操作的 APB 设备地址

说明:从内存中读数据,保存在 DMA 控制器的缓存中,由 APB 发请求来访问 DMA 缓存中的数据,该寄存器指定了写 APB 设备的地址,从 APB 设备读数据保存在 DMA 缓存中,



当 DMA 缓存中的字超过一定数目,就往内存中写,该寄存器指定了读 APB 设备的地址。

#### **16.3.3** DMA LENGTH

中文名: 长度寄存器 寄存器位宽: [31: 0] 复位值: 0x00000000

位域	位域名称	位宽	访问	描述
31:0	dma_length	32	R/W	传输数据长度寄存器

说明:代表一块被搬运内容的长度,单位是字。当搬运完length长度的字之后,开始下个step即下一个循环。开始新的循环,则再次搬运 length长度的数据。当 step 变为 1,单个 DMA 描述符操作结束,开始读下个描述符。

### 16.3.4 DMA STEP LENGTH

中文名: 间隔长度寄存器

寄存器位宽: [31: 0] 复位值: 0x00000000

位域	位域名称	位宽	访问	描述
31:0	dma_step_leng	32	R/W	数据传输间隔长度寄存器
	th			

说明:间隔长度说明两块被搬运内存数据块之间的长度,前一个 step 的结束地址与后一个 step 的开始地址之间的间隔。

### 16.3.5 DMA\_STEP\_TIMES

中文名: 循环次数寄存器

寄存器位宽: [31: 0] 复位值: 0x00000000

位域	位域名称	位宽	访问	描述
31:0	dma_step_time	32	R/W	数据传输循环次数寄存器
	S			

说明:循环次数说明在一次 DMA 操作中需要搬运的块的数目。如果只想搬运一个连续的数据块,循环次数寄存器的值可以赋值为 1。

### **16.3.6** DMA\_CMD

中文名: 控制寄存器 寄存器位宽: [31: 0] 复位值: 0x00000000

位域	位域名称	位宽	访问	描述
14:1	Dma_cmd	2	R/W	源、目的地址生成方式
3				
12	dma_r_w	1	R/W	DMA 操作类型,"1"为读 ddr2 写设备,
				"0"为读设备写 ddr2
11:8	dma_write_state	4	R/W	DMA 写数据状态
7:4	dma_read_state	4	R/W	DMA 读数据状态
3	dma_trans_over	1	R/W	DMA 执行完被配置的所有描述符操作

2	dma_single_trans_ov	1	R/W	DMA 执行完一次描述符操作
	er			
1	dma_int	1	R/W	DMA 中断信号
0	dma_int_mask	1	R/W	DMA 中断是否被屏蔽掉
位域	位域名称	位宽	访问	描述

说明:dma\_single\_trans\_over=1 指一次 DMA 操作执行结束,此时 length=0 且 step\_times=1,开始取下个 DMA 操作的描述符。下个 DMA 操作的描述符地址保存在 DMA\_ORDER\_ADDR 寄存器中,如果 DMA\_ORDER\_ADDR 寄存器中dma\_order\_en=0,则 dma\_trans\_over=1,整个 dma 操作结束,没有新的描述符要读;如果 dma\_order\_en=1,则 dma\_trans\_over 置为 0,开始读下个 dma 描述符。dma\_int为 DMA 的中断,如果没有中断屏蔽,在一次配置的 DMA 操作结束后发生中断。CPU 处理完中断后可以直接将其置低,也可以等到 DMA 进行下次传输时自动置低。dma\_int\_mask为对应 dma\_int 的中断屏蔽。dma\_read\_state 说明了 DMA 当前的读状态。dma\_write\_state 说明了 DMA 当前的写状态。

#### **16.3.7** ORDER\_ADDR\_IN

中文名: 在 confreg 模块, 存放第一个 DMA 描述符地址寄存器

寄存器位宽: [31: 0] 复位值: 0x00000000

位域	位域名称	位宽	访问	描述
31:6	Ask_addr	26	R/W	第一个 DMA 描述符的地址,地址双字对
				齐
5	保留	1		
4	dma_stop	1 R/V	R/W	用户请求停止 DMA 操作;
T	uma_stop	1	I() II	完成当前数据读写操作后,停止操作
				可以开始读描述符链的第一个 DMA 描述
3	3 dma_start 1	1	R/W	符;
3	uma_start	1	K/W	当第一个描述符相关的寄存器读回后,
				该位清零
				用户请求将当前 DMA 操作的相关信息写
2	Ask_valid	1	R/W	回到指定的内存地址;
2	ASK_Vallu	1	IX/ W	当用户写回 DMA 操作相关信息后,该位
			清零。	
	1:0 Dev_num			2'b00 nand flash
1: 0		2	R	2'b01 AC97_read
				2'b10 AC97_write

说明:每次 DMA 操作,DMA\_ORDER\_ADDR 寄存器存放的下个描述符的地址和有效位。第一个描述符的地址存在 ORDER\_ADDR\_IN 寄存器中,该寄存器在 confreg 模块维护,由 CPU 来配置。如果 ask\_valid=1,表示 CPU 要侦听 DMA 操作,此时要将 DMA 控制器寄存器的值写回到 ask\_addr 指向的内存中。如果 dma\_start=1,表示开始 DMA 操作,DMA 先从 ask\_addr 指向的内存地址读描述符,然后根据描述符的信息开始执行 DMA 操作。

# **17 UART**

本章给出 UART 的详细描述和配置使用。

1F集成了四个UART核,通过APB总线与总线桥通信。UART控制器提供与MODEM或其他外部设备串行通信的功能,例如与另外一台计算机,以RS232 为标准使用串行线路进行通信。 该控制器在设计上能很好地兼容国际工业标准半导体设备 16550A。

## 17.1 UART 控制器结构

UART 控制器有发送和接收模块(Transmitter and Receiver)、MODEM 模块、中断仲裁模块(Interrupt Arbitrator)、和访问寄存器模块(Register Access Control),这些模块之间的关系见下图所示。主要模块功能及特征描述如下:

- 4 发送和接收模块:负责处理数据帧的发送和接收。发送模块是将 FIFO 发送队列中的数据按照设定的格式把并行数据转换为串行数据帧,并通过发送端口送出去。接收模块则监视接收端信号,一旦出现有效开始位,就进行接收,并实现将接收到的异步串行数据帧转换为并行数据,存入 FIFO 接收队列中,同时检查数据帧格式是否有错。UART 的帧结构是通过行控制寄存器(LCR)设置的,发送和接收器的状态被保存在行状态寄存器(LSR)中
- 4 **MODEM 模块:** MODEM 控制寄存器(MCR)控制输出信号 DTR 和 RTS 的状态。MODEM 控制模块监视输入信号 DCD,CTS,DSR 和 RI 的线路状态,并将这些信号的状态记录在 MODEM 状态寄存器(MSR)的相对应位中。
- 4 中断仲裁模块: 当任何一种中断条件被满足,并且在中断使能寄存器 (IER)中相应位置 1,那么 UART 的中断请求信号 UAT\_INT 被置为有效 状态。为了减少和外部软件的交互,UART 把中断分为四个级别,并且在中断标识寄存器 (IIR)中标识这些中断。四个级别的中断按优先级级别由高到低的排列顺序为,接收线路状态中断;接收数据准备好中断;传送拥有寄存器为空中断;MODEM 状态中断。
- 4 **访问寄存器模块:** 当 UART 模块被选中时, CPU 可通过读或写操作访问被 地址线选中的寄存器。




图 17-1 UART 控制器结构

# 17.2 UART 控制器寄存器

1F内共六个并行工作的 UART 接口,其功能寄存器完全一样,只是访问基 址不一样。

UARTO 寄存器物理地址基址为 0x1FE40000。

UART1 寄存器物理地址基址为 0x1FE44000。

UART2 寄存器物理地址基址为 0x1FE48000。

UART3 寄存器物理地址基址为 0x1FE4c000。

#### 17.2.1 数据寄存器(DAT)

中文名: 数据传输寄存器

寄存器位宽: [7:0] 偏移量: 0x00复位值: 0x00

位域	位域名称	位宽	访问	描述
7:0	Tx FIFO	8	W	数据传输寄存器

### 17.2.2 中断使能寄存器 (IER)

中断使能寄存器 中文名:

寄存器位宽: [7:0] 偏移量: 0x01 复位值: 0x00

位域	位域名称	位宽	访问	描述
7:4	Reserved	4	RW	保留
3	IME	1	RW	Modem 状态中断使能 '0' - 关闭 '1' - 打开
2	ILE	1	RW	接收器线路状态中断使能 '0' - 关闭 '1' - 打开
1	ITxE	1	RW	传输保存寄存器为空中断使能 '0' - 关闭 '1' - 打开
0	IRxE	1	RW	接收有效数据中断使能 '0'- 关闭'1'-



### 17.2.3 中断标识寄存器 (IIR)

中文名: 中断源寄存器

寄存器位宽: [7:0] 偏移量: 0x02 复位值: 0xc1

位域	位域名称	位宽	访问	描述
7:4	Reserved	4	R	保留
3:1	II	3	R	中断源表示位,详见下表
0	INTp	1	R	中断表示位

### 中断控制功能表

Bit 3	Bit 2	Bit 1	优先级	中断类型	中断源	中断复位控制
0	1	1	1 <sup>st</sup>	接收线路状态	奇偶、溢出或帧错 误,或打断中断	读 LSR
0	1	0	2 <sup>nd</sup>	接收到有效数据	FIFO 的字符个数 达到 trigger 的水平	FIFO 的字符个数 低于 trigger 的值
1	1	0	2 <sup>nd</sup>	接收超时	在 FIFO 至少有一个字符,但在 4 个字符时间内没有任何操作,包括读和写操作	读接收 FIFO
0	0	1	3 <sup>rd</sup>	传输保存寄 存器为空	传输保存寄存器为 空	写数据到 THR 或 者多 IIR
0	0	0	4 <sup>th</sup>	Modem 状态	CTS, DSR, RI or DCD.	读 MSR

### 17.2.4 FIFO 控制寄存器 (FCR)

中文名: FIFO 控制寄存器

寄存器位宽: [7:0] 偏移量: 0x02 复位值: 0xc0

位域	位域名称	位宽	访问	描述
7:6	TL	2	W	接收 FIFO 提出中断申请的 trigger 值
				'00'-1 字节 '01'-4 字节
				'10'-8 字节 '11'-14 字节
5:3	Reserved	3	W	保留
2	Txset	1	W	'1'清除发送 FIFO 的内容,复位其逻辑
1	Rxset	1	W	'1'清除接收 FIFO 的内容,复位其逻辑
0	Reserved	1	W	保留

### 17.2.5 线路控制寄存器 (LCR)

中文名: 线路控制寄存器

寄存器位宽: [7:0] 偏移量: 0x03

复位值: 0x03

位域	位域名称	位宽	访问	描述
7	dlab	1	RW	分频锁存器访问位
				'1'- 访问操作分频锁存器
				'0'- 访问操作正常寄存器
6	bcb	1	RW	打断控制位
				'1' – 此时串口的输出被置为 0(打断状
				态).
				'0'- 正常操作
5	spb	1	RW	指定奇偶校验位
				'0'- 不用指定奇偶校验位
				'1' - 如果 LCR[4]位是 1 则传输和检查奇
				偶校验位为 0。如果 LCR[4]位是 0 则传输
				和检查奇偶校验位为 1。
4	eps	1	RW	奇偶校验位选择
				'0' - 在每个字符中有奇数个 1(包括数
				据和奇偶校验位)
				'1'-在每个字符中有偶数个 1
3	pe	1	RW	奇偶校验位使能
				'0'- 没有奇偶校验位
				'1' – 在输出时生成奇偶校验位,输入则
				判断奇偶校验位
2	sb	1	RW	定义生成停止位的位数
				'0'-1个停止位
				'1' – 在 5 位字符长度时是 1.5 个停止
				位,其他长度是2个停止位
1:0	bec	2	RW	设定每个字符的位数
				'00'-5 位 '01'-6 位
				'10'-7 位 '11'-8 位

## **17.2.6** MODEM 控制寄存器(MCR)

中文名: Modem 控制寄存器

寄存器位宽: [7: 0] 偏移量: 0x04 复位值: 0x00

位域	位域名称	位宽	访问	描述
7:5	Reserved	3	W	保留
4	Loop	1	W	回环模式控制位
				'0' – 正常操作
				'1'-回环模式。在在回环模式中,TXD
				输出一直为 1,输出移位寄存器直接连
				到输入移位寄存器中。其他连接如下。
				DTR → DSR
				RTS → CTS
				Out1 → RI

位域	位域名称	位宽	访问	描述
				Out2 → DCD
3	OUT2	1	W	在回环模式中连到 DCD 输入
2	OUT1	1	W	在回环模式中连到 RI 输入
1	RTSC	1	W	RTS 信号控制位
0	DTRC	1	W	DTR 信号控制位

# 17.2.7 线路状态寄存器(LSR)

中文名: 线路状态寄存器

寄存器位宽: [7:0] 0x05 偏移量: 复位值: 0x00

位域	位域名称	位宽	访问	描述
7	ERROR	1	R	错误表示位
				'1' – 至少有奇偶校验位错误, 帧错误或
				打断中断的一个。
				'0'- 没有错误
6	TE	1	R	传输为空表示位
				'1' - 传输 FIFO 和传输移位寄存器都为
				空。给传输 FIFO 写数据时清零
				'0'- 有数据
5	TFE	1	R	传输 FIFO 位空表示位
				'1' - 当前传输 FIFO 为空,给传输 FIFO
				写数据时清零
				'0'- 有数据
4	BI	1	R	打断中断表示位
				'1'-接收到 起始位+数据+奇偶位+停
				止位都是0,即有打断中断
				'0'- 没有打断
3	FE	1	R	帧错误表示位
				'1'- 接收的数据没有停止位
				'0' – 没有错误
2	PE	1	R	奇偶校验位错误表示位
				'1'- 当前接收数据有奇偶错误
				'0' – 没有奇偶错误
1	OE	1	R	数据溢出表示位
				'1'- 有数据溢出
				'0' - 无溢出
0	DR	1	R	接收数据有效表示位
				'0' - 在 FIFO 中无数据
				'1'- 在 FIFO 中有数据

对这个寄存器进行读操作时, LSR[4:1]和 LSR[7]被清零, LSR[6:5]在给传输 FIFO 写 数据时清零,LSR[0]则对接收FIFO进行判断。

### **17.2.8** MODEM 状态寄存器 (MSR)

中文名: Modem 状态寄存器

寄存器位宽: [7:0]



偏移量: 0x06 复位值: 0x00

位域	位域名称	位宽	访问	描述
7	CDCD	1	R	DCD 输入值的反,或者在回环模式中连
				到 Out2
6	CRI	1	R	RI 输入值的反,或者在回环模式中连到
				OUT1
5	CDSR	1	R	DSR 输入值的反,或者在回环模式中连
				到 DTR
4	CCTS	1	R	CTS 输入值的反,或者在回环模式中连到
				RTS
3	DDCD	1	R	DDCD 指示位
2	TERI	1	R	RI 边沿检测。RI 状态从低到高变化
1	DDSR	1	R	DDSR 指示位
0	DCTS	1	R	DCTS 指示位

### 17.2.9 分频锁存器

中文名: 分频锁存器1

寄存器位宽: [7:0] 偏移量: 0x00复位值: 0x00

位域	位域名称	位宽	访问	描述
7:0	LSB	8	RW	存放分频锁存器的低 8 位

中文名: 分频锁存器 2

寄存器位宽: [7:0] 偏移量: 0x01 复位值: 0x00

位域	位域名称	位宽	访问	描述
7:0	MSB	8	RW	存放分频锁存器的高8位

# **18 CAN**

本章给出 CAN 的详细描述和配置使用。

1F集成了两路CAN接口控制器。CAN 总线是由发送数据线TX和接收数据 线RX构成的串行总线,可发送和接收数据。器件与器件之间进行双向传送,最高传送速率 1Mbps。

本芯片集成了两个 CAN 总线控制器,引脚复用 GPIO[41:38],对应关系如下表。

CAN0_RX	GPIO66
CAN0_TX	GPIO67
CAN1_RX	GPIO68
CAN1_TX	GPIO69

系统上电复位时,两个 CAN 总线控制器都不可用,使用前必须设置控制寄存器 can0\_en 和 can1\_en 两位,其中数值 1 表示使能 CAN 总线控制器。这两个控制寄存器通过 LPB MISC 寄存器进行配置,对应的寄存器偏移地址为0x41,其中 bit0 对应 can0\_en,bit1 对应 can1\_en。

两个 CAN 总线控制器的中断连接到原来的 HSB MISC 寄存器的关于中断控制的一组寄存器中,其中 can0 的中断对应 bit14, can1 的中断对应 bit15。 HSB MISC 寄存器中的说明。

CANO 总线控制器的寄存器基地址为 0X1fe50000 开始的 16KB, CAN1 总 线控制器的寄存器基地址为 0X1fe54000 开始的 16KB。

# 18.1 CAN 控制器结构

下图为 CAN主控制器的结构,主要模块有APB总线接口、位流处理单元、位时序逻辑、错误管理逻辑、接收滤波和数据缓存区。

- 1. **APB总线接口**:接收APB总线的指令和返回数据。
- 2. **位流处理单元:** 实现对发送缓存器、接收FIFO和CAN总线之间数据流的控制,同时还执行错误检测、总线仲裁、数据填充和错误处理等功能。
- 3. **位时序逻辑:** 监视串口的CAN 总线和处理与总线有关的位时序。还 提供了可编程的时间段来补偿传播延迟时间、相位转换(例如由于振

荡漂移)和定义采样点和一位时间内的采样次数。

- 4. 错误管理逻辑: 判断传输的CRC错误并对错误计数。
- 接收滤波: 把接收的识别码的内容相比较以决定是否接收信息 5.
- 6. 数据缓存区:接收缓冲器是验收滤波器和CPU 之间的接口,用来 储存从CAN 总线上接收和接收的信息。接收缓冲器(13 个字节)作 为接收FIFO(长64字节)的一个窗口可被CPU访问




图 18-1 CAN 主控制器结构

本模块包括两个功能完全相同,能够同时工作的 CAN 模块;他们寄存器完全一样,所不 同的是他们的物理地址基址。他们的地址基址分别为:

CAN #0 的物理地址基址为 0x1FE50000;

CAN #1 的物理地址基址为 0x1FE54000。

该控制器支持两种工作模式,即标准模式和扩展模式。工作模式通过命令寄存器中的 CAN 模式位来选择。复位默认是标准模式。

# 18.2 标准模式

#### 18.2.1 标准模式地址表

地址区包括控制段和信息缓冲区,控制段在初始化载入是可被编程来配置 通讯参数的,应发送的信息会被写入发送缓冲器,成功接收信息后,微控制器 从接收缓冲器中读取接收的信息,然后释放空间以做下一步应用。

初始载入后,寄存器的验收代码,验收屏蔽,总线定时寄存器0 和1 以及

输出控制就不能改变了。只有控制寄存器的复位位被置高时,才可以访问这些 寄存器。在复位模式和工作模式两种不同的模式中,访问寄存器是不同的。当 硬件复位或控制器掉线,状态寄存器的总线状态位时会自动进入复位模式。工 作模式是通过置位控制寄存器的复位请求位激活的。

		工作	模式	复位植	莫式
CAN 地址	段	读	写	读	写
0		控制	控制	控制	控制
1		FF	命令	FF	命令
2		状态	_	状态	_
3		FF	_	中断	_
4		FF	_	验收代码	验收代码
5		FF	_	验收屏蔽	验收屏蔽
6		FF	_	总线定时 0	总线定时 0
7		FF	_	总线定时1	总线定时1
8		保留	保留	保留	保留
9	控制	保留	保留	保留	保留
10		ID(10-3)	ID(10-3)	FF	_
		ID(2-0),	ID(2-0),		
11		RTR, DLC	RTR, DLC	FF	_
12		数据字节1	数据字节1	FF	_
13		数据字节2	数据字节2	FF	_
14		数据字节3	数据字节3	FF	_
15		数据字节4	数据字节4	FF	_
16		数据字节5	数据字节5	FF	_
17		数据字节6	数据字节6	FF	_
18		数据字节7	数据字节7	FF	_
19	发送缓冲器	数据字节8	数据字节8	FF	_
20		ID(10-3)	ID(10-3)	FF	_
		ID(2-0),	ID(2-0),		
21		RTR, DLC	RTR, DLC	FF	_
22		数据字节1	数据字节1	FF	_
23		数据字节2	数据字节2	FF	_
24		数据字节3	数据字节3	FF	
25		数据字节4	数据字节4	FF	
26		数据字节5	数据字节5	FF	_
27		数据字节6	数据字节6	FF	_
28		数据字节7	数据字节7	FF	_
29	接收缓冲器	数据字节8	数据字节8	FF	_

### 18.2.2 控制寄存器 (CR)

中文名: 控制寄存器

寄存器位宽: [7:0] 偏移量: 0x00 复位值: 0x01

读此位的值总是逻辑 1。在硬启动或总线状态位设置为 1(总线关闭)时,复位请求 位被置为 1。如果这些位被软件访问,其值将发生变化而且会影响内部时钟的下一个上升 沿,在外部复位期间微控制器不能把复位请求位置为 0。如果把复位请求位设为 0,微控制器就必须检查这一位以保证外部复位引脚不保持为低。复位请求位的变化是同内部分频时钟同步的。读复位请求位能够反映出这种同步状态。

复位请求位被设为0后控制器将会等待

- a) 一个总线空闲信号(11 个弱势位),如果前一次复位请求是硬件复位或CPU 初始复位。
- b) 128 个总线空闲,如果前一次复位请求是CAN控制器在重新进入总线开启模式前初始 化总线造成的。

位域	位域名称	位宽	访问	描述
7: 5	Reserve	3	_	保留
4	OIE	1	RW	溢出中断使能
3	EIE	1	RW	错误中断使能
2	TIE	1	RW	发送中断使能
1	RIE	1	RW	接收中断使能
0	RR	1	RW	复位请求

#### 18.2.3 命令寄存器(CMR)

中文名: 命令寄存器

寄存器位宽: [7: 0]偏移量: 0x01复位值: 0x00

命令寄存器对微控制器来说是只写存储器如果去读这个地址返回值是 1111 1111

位域	位域名称	位宽	访问	描述
7	EFF	1	W	扩展模式
6: 5	Reserve	2	_	保留
4	GTS	1	W	睡眠
3	CD0	1	W	清除数据溢出
2	RRB	1	W	释放接收缓冲器
1	AT	1	W	中止发送
0	TR	1	W	发送请求

#### 18.2.4 状态寄存器 (SR)

中文名: 状态寄存器

寄存器位宽: [7: 0]偏移量: 0x02复位值: 0x00

位域	位域名称	位宽	访问	描述
7	BS	1	R	总线状态
6	ES	1	R	出错状态
5	TS	1	R	发送状态
4	RS	1	R	接收状态
3	TCS	1	R	发送完毕状态
2	TBS	1	R	发送缓存器状态
1	DOS	1	R	数据溢出状态
0	RBS	1	R	接收缓存器状态



中文名: 中断寄存器

寄存器位宽: [7: 0]偏移量: 0x03复位值: 0x00

位域	位域名称	位宽	访问	描述
7: 5	Reserved	1	R	保留
4	WUI	1	R	唤醒中断
3	DOI	1	R	数据溢出中断
2	EI	1	R	错误中断
1	TI	1	R	发送中断
0	RI	1	R	接收中断

### 18.2.6 验收代码寄存器(ACR)

中文名: 验收代码寄存器

寄存器位宽: [7: 0]偏移量: 0x04复位值: 0x00

在复位情况下, 该寄存器是可以读写的。

位	域	位域名称	位宽	访问	描述
7:	0	AC	8	RW	ID 验收代码

### 18.2.7 验收屏蔽寄存器 (AMR)

中文名: 验收屏蔽寄存器

寄存器位宽: [7: 0]偏移量: 0x05复位值: 0x00

验收代码位 AC 和信息识别码的高 8 位 ID.10-ID.3 相等且与验收屏蔽位 AM 的相应位相或为 1 时数据可以接收。在复位情况下,该寄存器是可以读写的。

位域	位域名称	位宽	访问	描述
7:0	AM	8	RW	ID 屏蔽位

### 18.2.8 发送缓冲区列表

缓冲器是用来存储微控制器要 CAN 控制器发送的信息,它被分为描述符区和数据区。发送缓冲器的读/写只能由微控制器在工作模式下完成,在复位模式下读出的值总是FF。

地址	X	名称	数据位
10	发送缓冲器	识别码字节1	ID(10-3)
11		识别码字节 2	ID(2-0), RTR, DLC
12		TX 数据 1	TX 数据 1
13		TX 数据 2	TX 数据 2
14		TX 数据 3	TX 数据 3
15		TX 数据 4	TX 数据 4

16	TX 数据 5	TX 数据 5
17	TX 数据 6	TX 数据 6
18	TX 数据 7	TX 数据 7
19	TX 数据 8	TX 数据 8

#### 18.2.9 接收缓冲区列表

接收缓冲区的配置和发送缓冲区的一样,只是地址变为 20-29。

# 18.3 扩展模式

# 18.3.1 扩展模式地址表

	工作模式	式	复位模	式
CAN 地址	读	写	读	写
0	控制	控制	控制	控制
1	0	命令	0	命令
2	状态	_	状态	_
3	中断	_	中断	_
4	中断使能	中断使能	中断使能	中断使能
5	_		验收屏蔽	验收屏蔽
6	总线定时 0		总线定时 0	总线定时 0
7	总线定时1		总线定时1	总线定时1
8	保留	保留	保留	保留
9	保留	保留	保留	保留
10	保留	保留	保留	保留
11	仲裁丢失捕捉		仲裁丢失捕捉	_
12	错误代码捕捉		错误代码捕捉	_
13	错误警报限制		错误警报限制	_
14	RX 错误计数器		RX 错误计数器	_
15	TX 错误计数器		TX 错误计数器	_
16	RX 帧信息	TX 帧信息	验收代码 0	验收代码 0
17	RX 识别码 1	TX 识别码 1	验收代码1	验收代码1
18	RX 识别码 2	TX 识别码 2	验收代码 2	验收代码 2
19	RX 识别码 3	TX 识别码 3	验收代码3	验收代码3
20	RX 识别码 4	TX 识别码 4	验收屏蔽 0	验收屏蔽 0
21	RX 数据 1	TX 数据 1	验收屏蔽1	验收屏蔽1
22	RX 数据 2	TX 数据 2	验收屏蔽 2	验收屏蔽 2
23	RX 数据 3	TX 数据 3	验收屏蔽3	验收屏蔽3
24	RX 数据 4	TX 数据 4	_	_
25	RX 数据 5	TX 数据 5	_	_
26	RX 数据 6	TX 数据 6	_	_
27	RX 数据 7	TX 数据 7		_
28	RX 数据 8	TX 数据 8	_	_
29	RX 信息计数器	_	RX 信息计数器	_
4000	描书字方架 (MOD			·

#### 18.3.2 模式寄存器 (MOD)

中文名: 模式寄存器 寄存器位宽: [7:0] 偏移量: 0x00 复位值: 0x01

读此位的值总是逻辑 1。在硬启动或总线状态位设置为 1 (总线关闭)时,复位请求位被置为 1。如果这些位被软件访问,其值将发生变化而且会影响内部时钟的下一个上升沿,在外部复位期间微控制器不能把复位请求位置为 0。如果把复位请求位设为 0,微控制器就必须检查这一位以保证外部复位引脚不保持为低。复位请求位的变化是同内部分频时钟同步的。读复位请求位能够反映出这种同步状态。

复位请求位被设为0后控制器将会等待

- a) 一个总线空闲信号(11个弱势位),如果前一次复位请求是硬件复位或CPU 初始复位。
- b) 128 个总线空闲,如果前一次复位请求是CAN控制器在重新进入总线开启模式前初始化 总线造成的。

位域	位域名称	位宽	访问	描述
7: 5	Reserve	3	_	保留
4	SM	1	RW	睡眠模式
3	AFM	1	RW	单/双滤波模式
2	STM	1	RW	正常工作模式
1	LOM	1	RW	只听模式
0	RM	1	RW	复位模式

#### 18.3.3 命令寄存器 (CMR)

中文名: 命令寄存器

寄存器位宽: [7: 0]偏移量: 0x01复位值: 0x00

命令寄存器对微控制器来说是只写存储器如果去读这个地址返回值是 1111 1111

位域	位域名称	位宽	访问	描述
7	EFF	1	W	扩展模式
<b>6:</b> 5	Reserve	2	_	保留
4	SRR	1	W	自接收请求
3	CD0	1	W	清除数据溢出
2	RRB	1	W	释放接收缓冲器
1	AT	1	W	中止发送
0	TR	1	W	发送请求

#### 18.3.4 状态寄存器 (SR)

中文名: 状态寄存器

寄存器位宽: [7:0]偏移量: 0x02复位值: 0x00

位域	位域名称	位宽	访问	描述
7	BS	1	R	总线状态
6	ES	1	R	出错状态
5	TS	1	R	发送状态
4	RS	1	R	接收状态
3	TCS	1	R	发送完毕状态
2	TBS	1	R	发送缓存器状态
1	DOS	1	R	数据溢出状态
0	RBS	1	R	接收缓存器状态



中文名: 中断寄存器

寄存器位宽: [7:0] 偏移量: 0x03 复位值: 0x00

位域	位域名称	位宽	访问	描述
7	BEI	1	R	总线错误中断
6	ALI	1	R	仲裁丢失中断
5	EPI	1	R	错误消极中断
4	WUI	1	R	唤醒中断
3	DOI	1	R	数据溢出中断
2	El	1	R	错误中断
1	TI	1	R	发送中断
0	RI	1	R	接收中断

#### 18.3.6 中断使能寄存器(IER)

中文名: 中断使能寄存器

寄存器位宽: [7:0] 偏移量: 0x04 复位值: 0x00

位域	位域名称	位宽	访问	描述
7	BEIE	1	RW	总线错误中断使能
6	ALIE	1	RW	仲裁丢失中断使能
5	EPIE	1	RW	错误消极中断使能
4	WUIE	1	RW	唤醒中断使能
3	DOIE	1	RW	数据溢出中断使能
2	EIE	1	RW	错误中断使能
1	TIE	1	RW	发送中断使能
0	RIE	1	RW	接收中断使能

#### 18.3.7 仲裁丢失捕捉寄存器 (IER)

中文名: 仲裁丢失捕捉寄存器

寄存器位宽: [7:0] 偏移量: 0xB 复位值: 0x00

位域	位域名称	位宽	访问	描述
7: 5	_	3	R	保留
4	BITNO4	1	R	第四位
3	BITNO3	1	R	第三位
2	BITNO2	1	R	第二位
1	BITNO1	1	R	第一位
0	BITNO0	1	R	第零位

		位			上洪州市	TÁ ÁB
ALC. 4	ALC. 3	ALC. 2	ALC. 1	ALC. 0	十进制值	功能
0	0	0	0	0	0	仲裁丢失在识别码的bit1
0	0	0	0	1	1	仲裁丢失在识别码的bit2
0	0	0	1	0	2	仲裁丢失在识别码的bit3
0	0	0	1	1	3	仲裁丢失在识别码的bit4
0	0	1	0	0	4	仲裁丢失在识别码的bit5
0	0	1	0	1	5	仲裁丢失在识别码的bit6
0	0	1	1	0	6	仲裁丢失在识别码的bit7
0	0	1	1	1	7	仲裁丢失在识别码的bit8
0	1	0	0	0	8	仲裁丢失在识别码的bit9
0	1	0	0	1	9	仲裁丢失在识别码的bit10
0	1	0	1	0	10	仲裁丢失在识别码的bit11
0	1	0	1	1	11	仲裁丢失在SRTR位
0	1	1	0	0	12	仲裁丢失在IDE位
0	1	1	0	1	13	仲裁丢失在识别码的bit12
0	1	1	1	0	14	仲裁丢失在识别码的bit13
0	1	1	1	1	15	仲裁丢失在识别码的bit14
1	0	0	0	0	16	仲裁丢失在识别码的bit15
1	0	0	0	1	17	仲裁丢失在识别码的bit16
1	0	0	1	0	18	仲裁丢失在识别码的bit17
1	0	0	1	1	19	仲裁丢失在识别码的bit18
1	0	1	0	0	20	仲裁丢失在识别码的bit19
1	0	1	0	1	21	仲裁丢失在识别码的bit20
1	0	1	1	0	22	仲裁丢失在识别码的bit21
1	0	1	1	1	23	仲裁丢失在识别码的bit22
1	1	0	0	0	24	仲裁丢失在识别码的bit23
1	1	0	0	1	25	仲裁丢失在识别码的bit24;
1	1	0	1	0	26	仲裁丢失在识别码的bit25;
1	1	0	1	1	27	仲裁丢失在识别码的bit26;
1	1	1	0	0	28	仲裁丢失在识别码的bit27
1	1	1	0	1	29	仲裁丢失在识别码的bit28
1	1	1	1	0	30	仲裁丢失在识别码的bit29
1	1	1	1	1	31	仲裁丢失在RTR位

#### 18.3.8 错误警报限制寄存器(EMLR)

中文名: 错误警报限制寄存器

寄存器位宽: [7:0] 偏移量: 0xD 复位值: 0x60

	位域	位域名称	位宽	访问	描述
ſ	7: 0	EML	8	RW	错误警报阀值

## **18.3.9** RX 错误计数寄存器(RXERR)

中文名: RX 错误计数寄存器

寄存器位宽: [7:0]



位域	位域名称	位宽	访问	描述
7: 0	RXERR	8	R	接收错误计数

### 18.3.10 TX 错误计数寄存器 (TXERR)

中文名: TX 错误计数寄存器

寄存器位宽: [7: 0]偏移量: 0xF复位值: 0x60

位域	位域名称	位宽	访问	描述
7: 0	TXERR	8	R	发送错误计数

#### 18.3.11 验收滤波器

在验收滤波器的帮助下,只有当接收信息中的识别位和验收滤波器预定义的值相等时,CAN 控制器才允许将已接收信息存入 RXFIFO。验收滤波器由验收代码寄存器和验收屏蔽寄存器定义。在模式寄存器中选择单滤波器模式或者双滤波器模式。具体的配置可以参考 SJA1000 的数据手册。

#### **18.3.12** RX 信息计数寄存器(RMCR)

中文名: RX 信息计数寄存器

寄存器位宽: [7: 0]偏移量: 0x1D复位值: 0x00

位域	位域名称	位宽	访问	描述
7: 0	RMCR	8	R	接收的数据帧计数器

# 18.4 公共寄存器

#### 18.4.1 总线定时寄存器 0 (BTR0)

中文名: 总线定时寄存器

寄存器位宽: [7: 0]偏移量: 0x06复位值: 0x00

注: 在复位模式是可以读写的,工作模式是只读的

位域	位域名称	位宽	访问	描述
7: 6	SJW	8	RW	同步跳转宽度
5: 0	BRP	8	RW	波特率分频系数

#### 18.4.2 总线定时寄存器 1 (BTR1)

中文名: 总线定时寄存器 1

寄存器位宽: [7: 0]偏移量: 0x07复位值: 0x00

位域   位域名称   位宽   访问   描述
--------------------------

7	SAM	1	RW	为 1 时三次采样,否则是一次采用
6: 4	TESG2	3	RW	一个 bit 中的时间段 2 的计数值
3: 0	TSEG1	4	RW	一个 bit 中的时间段 1 的计数值

# 18.4.3 输出控制寄存器(OCR)

中文名: 输出控制寄存器

寄存器位宽: [7:0] 偏移量: 0x08 复位值: 0x00


位域	位域名称	位宽	访问	描述
7: 0	OCR	8	RW	保留

# 19 AC97

本章给出 AC97 的详细描述和配置使用。

## 19.1 AC97 结构描述

在系统里一个AC97应用系统如图 19-1 所示。在一个片上系统中,与AC97 控制器相连的有 3 部分:一是外设总线,接收来自微处理器的控制信息以及配置信息;二是AC97 Codec,多媒体数字信号编解码器,该解码器对PCM信号进行调制,输出人耳接受的模拟声音或者把真实的声音转换为PCM信号,转换通过D/A转换器实现;三是DMA引擎,通过DMA的方式写或读AC97 控制器内部的FIFO,实现PCM音频数据的不间断操作。DMA是通过微处理器配置的,从处理器设定的内存区域搬运数据给FIFO或者把FIFO的数据搬运到设定的内存区域。



19.2 AC97 控制器寄存器

本模块寄存器物理地址基址为 0x1FE74000。

1 10000019 13	HH 1/2	· / •	0.111 = 7 .0000
寄存器名	宽度	偏移量	描述
CSR	2	0x00	配置状态寄存器
OCC0	24	0x04	输出通道配置寄存器 0
OCC1	24	0x08	保留
OCC2	24	0x0c	保留

寄存器名	宽度	偏移量	描述
ICC	24	0x10	输入通道配置寄存器
CODEC_ID	32	0x14	Codec ID 寄存器
CRAC	32	0x18	Codec 寄存器访问命令
OC0	20	0x20	输出声道 0
OC1	20	0x24	输出声道 1
OC2	20	0x28	保留
OC3	20	0x2c	保留
OC4	20	0x30	保留
OC5	20	0x34	保留
OC6	20	0x38	保留
OC7	20	0x3c	保留
OC8	20	0x40	保留
IC0	20	0x44	保留
IC1	20	0x48	保留
IC2	20	0x4c	输入声道 2
INTRAW	32	0x54	中断状态寄存器
INTM	32	0x58	中断掩膜
INTS	32	0x5c	保留

## **19.2.1** CSR 寄存器

中文名: 配置状态寄存器

寄存器位宽: [31: 0] 偏移量: 0x00

复位值: 0x00000000

位域	位域名称	位宽	访问	描述
31:2	Reserved	30	RO	保留
1	RESUME	1	R/W	挂起,读此位返回现在 AC97 子系统的
				状态
				1: AC97 子系统挂起
				0: 正常工作状态
				在挂起状态下,写入 1 到该位,将会开
				始恢复操作。
0	RST_FORCE	1	W	AC97 冷启动
				写入 1 会导致 AC97 Codec 冷启动

### 19.2.2 OCC 寄存器

中文名: 输出通道配置寄存器

寄存器位宽: [31: 0] 偏移量: 0x04

位域	位域名称	位宽	访问	描述
31:24	Reserved	8	R/W	保留
23:16	Reserved	8	R/W	保留
15:8	OC1_CFG_R	8	R/W	输出通道 1: 右声道配置。
7:0	OC0_CFG_L	8	R/W	输出通道 0: 左声道配置。



#### 19.2.3 ICC 寄存器

中文名: 输入通道配置寄存器

寄存器位宽: [31: 0] 偏移量: 0x10

复位值: 0x00410000

位域	位域名称	位宽	访问	描述
31:24	Reserved	8	R/W	保留
23:16	IC_CFG_MIC	8	R/W	输入通道 2: MIC 声道配置。
15:8	Reserved	8	R/W	保留
7:0	Reserved	8	R/W	保留

#### 19.2.4 (输入输出)通道寄存器配置

中文名: 通道配置寄存器

寄存器位宽: [31: 0] 偏移量: 0x14

位域	位域名称	位宽	访问	描述
7	Reserved	1	R/W	保留
6	DMA_EN	1	R/W	DMA 使能
				1: DMA 打开
				0: DMA 关闭
5:4	FIFO_THRES	2	R/W	FIFO 门限
				5: 4 输出通道 输入通道
				00 FIFO 1/4 空 FIFO 1/4 满
				01 FIFO 1/2 空 FIFO 1/2 满
				10 FIFO 3/4 空 FIFO 3/4 满
				11 FIFO 全空 FIFO 全满
3:2	SW	2	R/W	采样位数
				00: 8 位
				10: 16 位
1	VSR	1	R/W	采样率
				1: 采样率可变
				0: 采样率固定(48KHz)
0	CH_EN	1	R/W	通道使能
				1: 通道打开
				0: 通道关闭(或者进入节能状态)



中文名: Codec 寄存器访问命令

寄存器位宽: [31: 0] 偏移量: 0x18

复位值: 0x00000000

位域	位域名称	位宽	访问	描述
31	CODEC_WR	1	R/W	读/写选择
				1:读,读取数据时,先设置 CODEC_WR 为读
				方式,并在 CODEC_ADR 设置欲访问的寄存器
				地 址; 等 到 返 回 数 据 完 成 中 断 时 再 读
				CODEC_DAT 寄存器读取值。
				0: 写
30:23	Reserved	8	R	保留
22:16	CODEC_ADR	7	R/W	Codec 寄存器地址
15:0	CODEC_DAT	16	R/W	Codec 寄存器数据

#### 19.2.6 中断状态寄存器/中断掩膜寄存器

中文名: 中断状态/中断掩膜寄存器

寄存器位宽: [31: 0]偏移量: 0x54/58复位值: 0x00000000

位域	位域名称	位宽	访问	描述
31	IC_FULL	1	R/W	输入通道 2: FIFO 满
30	IC_TH_INT	1	R/W	输入通道 2: FIFO 达到门限
29:8	Reserved	22	R/W	保留
7	OC1_FULL	1	R/W	输出通道 1: FIFO 满
6	OC1_EMPTY	1	R/W	输出通道 1: FIFO 空
5	OC1_TH_INT	1	R/W	输出通道 1: FIFO 达到门限
4	OC0_FULL	1	R/W	输出通道 0: FIFO 满
3	OC0_EMPTY	1	R/W	输出通道 0: FIFO 空
2	OC0_TH_INT	1	R/W	输出通道 0: FIFO 达到门限
1	CW_DONE	1	R/W	Codec 寄存器写完成
0	CR_DONE	1	R/W	Codec 寄存器读完成

#### 19.2.7 中断状态/清除寄存器

中文名: 中断状态/清除寄存器

寄存器位宽:[31: 0]偏移量:0x5c

位域	位域名称	位宽	访问	描述
31:0	INT_CLR	32	RO	屏蔽后的中断状态寄存器,对本寄存器的 读操作将清除寄存器 0x54 中的所有中断 状态



#### 19.2.8 OC 中断清除寄存器

中文名: OC 中断清除

寄存器位宽: [31:0] 偏移量: 0x60

复位值: 0x00000000

位域	位域名称	位宽	访问	描述
31:0	INT_OC_CLR	32	RO	对本寄存器的读操作将清除寄存器 0x54
				中的所有 output channel 的中断状态对应
				的 bit[7:2]

#### 19.2.9 IC 中断清除寄存器

中文名: IC 中断清除

寄存器位宽: [31:0] 偏移量: 0x64

复位值: 0x00000000

位域	位域名称	位宽	访问	描述
31:0	INT_IC_CLR	32	RO	对本寄存器的读操作将清除寄存器 0x54
				中的所有 input channel 的中断状态对应的
				bit[31:30]

#### 19.2.10 CODEC WRITE 中断清除寄存器

中文名: CODEC WRITE 中断清除

寄存器位宽: [31: 0] 偏移量: 0x68

复位值: 0x00000000

位域	位域名称	位宽	访问	描述
31:0	INT_CW_CLR	32	RO	对本寄存器的读操作将清除寄存器 0x54
				中的中 bit[1]

#### 19.2.11 CODEC READ 中断清除寄存器

中文名: CODEC READ 中断清除

寄存器位宽: [31: 0] 偏移量: 0x6c

位域	位域名称	位宽	访问	描述
31:0	INT_CR_CLR	32	RO	对本寄存器的读操作将清除寄存器 0x54
				中的中 bit[0]

# 20 PS/2

本章给出 PS2 的详细描述和配置使用。PS/2 接口用于许多键盘和鼠标设备, PS/2 接 口的物理连接器有 4 条引线, 地线、+5 V、数据、时钟。

## 20.1 PS/2 控制器结构

PS/2 控制器的结构如错误! 未找到引用源。所示。




图 20-1 PS/2 控制器结构

PS/2 键盘和鼠标履行一种双向同步串行协议,换句话说每次数据线上发送一位数 据,并且每次在时钟线上发一个脉冲,数据就被读入。键盘/鼠标可以发送数据到主机, 而主机也可以发送数据到设备,但主机总是在总线上有优先权,它可以在任何时候抑制来 自于键盘/鼠标的通讯,只要把时钟拉低即可。

#### 20.1.1 接口寄存器描述

在我们所开发的 PS/2 控制器中共包含如下 4 个寄存器:

存器名称	寄存器宽度	寄存器访问类型	寄存器功能描述
输出寄存器	8 bit	RO	用于存放从键盘,或鼠标接收到的数
			据
输入寄存器	8 bit	WO	用于存放要发送给键盘,鼠标的数据
状态寄存器	8 bit	RO	用于存放8位状态信息
命令寄存器	8 bit	R/W	用于存放6位控制信息

#### 20.1.2 状态寄存器的位描述:

Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PERR	TO	MOBF	INH	A2	SYS	IBF	OBF

各位含义解释如下:

PERR: 校验错误标志位。

- 0: 从设备端接收到的数据奇校验正确
- 1: 从设备端接收到的数据奇校验出错,或是收到的设备对控制器所发送的命 令响应不正确(控制器向设备发送的命令是"RESEND",但设备回应的也 是"RESEND")。

TO: 超时错误标志位。

- 0: 无超时错误。
- 1: 在设备与控制器的通讯过程中出现了超时错误。

MOBF: 鼠标输出缓冲区满。

- 0: 输出寄存器当前为空。
- 1:输出寄存器当前为满,存在自鼠标接收到的数据可供读取。

INH:设备通信禁止标志。

- 0: 禁止与设备的通信。
- 1: 使能与设备的通信。

A2: 地址线, 控制器内部使用。

- 0: 上次对控制器的写操作写入的是输入寄存器。
- 1: 上次对控制器的写操作写入的是命令寄存器。

SYS: 系统标志Post 读取这个标记以判断当前是上电复位还是软件复位。

- 0: 当前处于上电自检过程。
- 1: 系统已经完成了上电自检过程。

IBF: 输入寄存器满标志。

- 0: 输入寄存器空,此时可以向控制器的输入寄存器写入数据。
- 1: 输入寄存器满,此时不允许向控制器的输入寄存器写入数据。

OBF: 输出寄存器满标志。

- 0: 输出寄存器当前为空。
- 1: 输出寄存器当前为满,存在数据数据可供读取。

#### 20.1.3 命令寄存器的位描述

Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
Reserved	XLAT	_EN2	_EN	Reserved	SYS	INT2	INT

各位含义解释如下: (其中 Bit7 和 Bit3 保留不用,故忽略掉)

- XLAT: 控制器在收到来自键盘的扫描码数据时是否执行扫描码集 2 到扫描码集 1 的映射转换。
  - 0: 不进行扫描码转换。
  - 1: 进行扫描码转换。
- EN2: 是否允许控制器与鼠标的接口(注意与状态寄存器的 INH 位相对比!)。
  - 0: 使能与鼠标的接口。
  - 1: 禁止与鼠标的接口。
- EN: 是否允许控制器与键盘的接口(注意与状态寄存器的 INH 位相对比!).
  - 0: 使能与键盘的接口。

- 1:禁止与键盘的接口。
- SYS: 用于同步设置状态寄存器的 SYS 位。
  - 0:设置自检程序执行冷启动检测。
  - 1: 设置自检程序执行热启动检测。
- INT2: 是否允许在接收到来自鼠标的数据时产生鼠标中断信号。
  - 0: 禁止产生鼠标中断信号。
  - 1: 使能产生鼠标中断信号。
- INT: 是否允许在接收到来自键盘的数据时产生键盘中断信号。
  - 0: 禁止产生键盘中断信号。
  - 1: 使能产生键盘中断信号。

#### 20.1.4 控制器命令描述

通过访问 PS2 控制器的接口寄存器来实现命令控制,不外乎是三类操作:

发命令给键盘,发命令给鼠标,发命令给控制器自身。

在软件中应当怎样实现这三类功能呢?下面给出实现流程的描述

1. 发送命令给键盘。

通过直接将一个Byte写到输入寄存器,就可以实现向键盘发送指定命令的功能。

2. 发送命令给鼠标。

发命令给鼠标要特殊一些,首先要向命令寄存器写入一个控制命令(D4H),接着 再向输入寄存器写入一个命令,这个命令就会被发送给鼠标。

3. 发送命令给控制器自身。

直接向命令寄存器写入命令即可。如果该命令需要参数的话,再接着向输入寄存 器中写入参数,如果该命令对应有返回值的话,返回值会放在输出寄存器中。

#### 20.1.5 命令列表

#### 20.1.5.1 发送到键盘的命令列表

0xFF (Reset): 引起键盘进入Reset 模式。

0xF6 (Set Default): 载入缺省的机打速率/延时(10.9cps/500ms) 按键类型(所 有按键都使能机打/通码/断码)以及使用第二套扫描码集。

0xF5 (Disable): 键盘停止扫描,载入缺省值等待进一步指令。

0xF4 (Enable): 使能键盘。

0xF3 (Set Typematic Rate/Delay): 主机在这条命令后会发送一个字节的参数来 定义机打速率和延时0xF2 (Read ID) 读取键盘设备ID。

0xF0 (Set Scan Code Set) 主机在这个命令后发送一个字节的参数以决定键盘使 用哪套扫描码集,参数字节可以是0x01,0x02或0x03,分别对应选择扫描码集第一套, 第二套或第三套。如果要获得键盘当前正在使用的扫描码集只要发送带0x00参数的本 命令即可。

0xEE (Echo): 回声命令, 键盘用0xEE回应。

0xED (Set/Reset LEDs): 主机在本命令后跟随一个参数字节用于设置键盘上 Num Lock, Caps Lock, and Scroll Lock LED 的状态。

(注:除了"ECHO"命令以外,发送给键盘的所有命令都应当获得键盘的回应消息(FAH))

#### 发送到鼠标的命令列表 20.1.5.2

0xFF(Reset): 复位鼠标命令。

0xF6(Set Defaults):设置鼠标的默认工作模式。

0xF5(Disable Data Reporting): 禁止鼠标的数据报告功能并复位它的位移计数器。

0xF4(Enable Data Reporting): 使能鼠标的数据报告功能并复位它的位移计数器 这条命令只对Stream 模式下的数据报告有效。

0xF3 (Set Sample Rate): 设置鼠标采样率。鼠标用0xFA 回应,然后从主机读入一个或更多字节作为新的采样速率。在收到采样速率后鼠标再次用应答0xFA 回应并复位它的位移计数器。有效的采样速率是10,20,40,60,80,100和200采样点/秒。

0xF2(Get Device ID): 读取鼠标的设备ID。

OxFO(Set Remote Mode): 设置鼠标进入Remote模式。

OxEE(Set Wrap Mode): 设置鼠标进入Wrap模式。

OxEC(Reset Wrap Mode): 重设鼠标的工作模式为进入Wrap模式之前的模式。

0xEB(Read Data): 读取鼠标采样到的位移数据包。

OxEA(Set Stream Mode):设置鼠标的工作模式为Stream 模式。

#### 20.1.5.3 发送到控制器的命令列表

0x20: 读命令寄存器。

0x60: 写命令寄存器。将紧随该命令发送的参数(通过写入输入寄存器实现)写到命令寄存器中。

0xA7: 禁止鼠标接口。

0xA8: 使能鼠标接口。

0xA9: 鼠标接口测试若通过则返回0x00。

0xAA: 控制器自检若成功则返回0x55。

0xAB: 键盘接口测试若通过则返回0x00。

0xAD: 禁止键盘接口。设置命令字节的 EN位并禁止所有控制器与键盘的通讯。

0xAE: 使能键盘接口。清除命令字节的 EN位并重新使能与键盘的通讯。

0xD2: 写键盘缓冲区命令。把紧随该命令的参数写到输出缓冲区就像是从键盘接收到的一样。

0xD3: 写鼠标缓冲区命令。把紧随该命令的参数写到输出缓冲区就像是从鼠标接收到的一样。

0xD4: 写鼠标设备命令。把紧随该命令的参数发给鼠标。



本章给出I2C的详细描述和配置使用。本系统芯片集成了I<sup>2</sup>C接口,主要用于实现两个器件之间数据的交换。I<sup>2</sup>C 总线是由数据线SDA和时钟SCL构成的串行总线,可发送和接收数据。器件与器件之间进行双向传送,最高传送速率400kbps。1F芯片共集成3路I2C接口,其中第二路和第三路分别通过CAN0和CAN1复用实现。复用配置参加28章MUX寄存器小节。

I2C_SDA1	CANO_RX
I2C_SCL1	CANO_TX
I2C_SDA2	CAN1_RX
I2C_SCL2	CAN1_TX

# 21.1 I<sup>2</sup>C 控制器结构

I<sup>2</sup>C 主控制器的结构,主要模块有,时钟发生器(Clock Generator)、字节命令控制器(Byte Command Controller)、位命令控制器(Bit Command controller)、数据移位寄存器(Data Shift Register)。其余为LPB总线接口和一些寄存器。

- 1. 时钟发生器模块:产生分频时钟,同步位命令的工作。
- 2. **字节命令控制器模块:** 将一个命令解释为按字节操作的时序,即把字节操作分解为位操作。
- 3. 位命令控制器模块: 进行实际数据的传输, 以及位命令信号产生。
- 4. 数据移位寄存器模块: 串行数据移位。




图 21-1  $I^2C$  主控制器结构

# 21.2 I<sup>2</sup>C 控制器寄存器说明

I2C-0 模块寄存器物理地址基址为: 0X1fe58000,地址空间 16KB。

I2C-1 模块寄存器物理地址基址为: 0X1fe68000,地址空间 16KB。

I2C-2 模块寄存器物理地址基址为: 0X1fe70000,地址空间 16KB。

#### 21.2.1 分频锁存器低字节寄存器 (PRERIo)

中文名: 分频锁存器低字节寄存器

寄存器位宽: [7: 0]偏移量: 0x00复位值: 0xff

位域	位域名称	位宽	访问	描述
7:0	PRERlo	8	RW	存放分频锁存器的低 8 位

#### 21.2.2 分频锁存器高字节寄存器(PRERhi)

中文名: 分频锁存器高字节寄存器

寄存器位宽: [7: 0]偏移量: 0x01复位值: 0xff

位域	位域名称	位宽	访问	描述
7:0	PRERhi	8	RW	存放分频锁存器的高8位

假设分频锁存器的值为 prescale,从 LPB 总线 PCLK 时钟输入的频率为 clock\_a, SCL 总线的输出频率为 clock\_s,则应满足如下关系:

Prcescale =  $\operatorname{clock\_a/(5*clock\_s)-1}$ 



中文名: 控制寄存器

寄存器位宽:[7:0]偏移量:0x02复位值:0x00

位域	位域名称	位宽	访问	描述
7	EN	1	RW	模块工作使能位 为1正常工作模式,0对
				分频寄存器进行操作
6	IEN	1	RW	中断使能位 为 1 则打开中断
5:0	Reserved	6	RW	保留

#### 21.2.4 发送数据寄存器(TXR)

中文名: 发送寄存器

寄存器位宽: [7: 0]偏移量: 0x03复位值: 0x00

位域	位域名称	位宽	访问	描述
7:1	DATA	7	W	存放下个将要发送的字节
0	DRW	1	W	当数据传送时,该位保存的是数据的最低
				位;
				当地址传送时,该位指示读写状态

#### 21.2.5 接受数据寄存器(RXR)

中文名:接收寄存器寄存器位宽:[7:0]偏移量:0x03复位值:0x00

位域	位域名称	位宽	访问	描述
7:0	RXR	8	R	存放最后一个接收到的字节

#### 21.2.6 命令控制寄存器 (CR)

中文名: 命令寄存器 寄存器位宽: [7: 0] 偏移量: 0x04 复位值: 0x00

位域	位域名称	位宽	访问	描述
7	STA	1	W	产生 START 信号
6	STO	1	W	产生 STOP 信号
5	RD	1	W	产生读信号
4	WR	1	W	产生写信号
3	ACK	1	W	产生应答信号
2:1	Reserved	2	W	保留
0	IACK	1	W	产生中断应答信号

都是在 I<sup>2</sup>C 发送数据后硬件自动清零。对这些位读操作时候总是读回'0'。

#### 21.2.7 状态寄存器 (SR)

中文名: 状态寄存器



寄存器位宽: [7: 0] 偏移量: 0x04 复位值: 0x00

位域	位域名称	位宽	访问	描述
7	RxACK	1	R	收到应答位
				   1 没收到应答位
				0 收到应答位
6	Busy	1	R	I <sup>2</sup> c 总线忙标志位
				1 总线在忙
				0 总线空闲
5	AL	1	R	当 I <sup>2</sup> C 核失去 I <sup>2</sup> C 总线控制权时,该位置 1
4:2	Reserved	3	R	保留
1	TIP	1	R	指示传输的过程
				1 表示正在传输数据
				0 表示数据传输完毕
0	IF	1	R	中断标志位,一个数据传输完,或另外一
				个器件发起数据传输,该位置1

# **22 PWM**

本章给出 PWM 的详细描述和配置使用。

#### 22.1 脉冲宽度调节,计数器,定时器

1F芯片里实现了四路脉冲宽度调节/计数控制器,以下简称PWM.每一路PWM工作 和控制方式完全相同. 每路 PWM 有一路脉冲宽度输出信号 (pwm\_o). 系统时钟高达 100MHz, 计数寄存器和参考寄存器均 24 位数据宽度, 使得芯片非常适合高档电机的控 制。

四路 PWM 控制器系统的基地址具体如下:

名称 基地址(Base) 中断号 PWM0 BFE5:C000 18 PWM0 BFE5:C010 19 PWM0 20 BFE5:C020 PWM0 BFE5:C030 21

表 22-1 寄存器设置

每路控制器共有四个控制寄存器,具体描述如下:

	农 22 2 时 厅 田 及 直						
名称	地址	宽度	访问	说明			
CNTR	Base + 0x0	24	R/W	主计数器			
HRC	Base + 0x4	24	R/W	高脉冲定时参考寄存器			
LRC	Base + 0x8	24	R/W	低脉冲定时参考寄存器			
CTRL	Base + 0xC	8	R/W	控制寄存器			

# 22.2 PWM 寄存器说明

#### 1. 实现脉冲宽度功能

CNTR寄存器可以由系统编程写入获得初始值,系统编程写入完毕后, CNTR寄存器在系统时钟驱动下不断自加, 当到达LRC寄存器的值后清 0. 然 后重新开始不断自加,控制器就产生连续不断的脉冲宽度输出.

表 22-3 主计数器设置

位域	访问	复位值	说明
23: 0	R/W	0x0	主计数器

HRC寄存器由系统写入,当CNTR寄存器的值等于HRC的值的时候,控制器产 生高脉冲电平.

表 22-4 高脉冲计数器设置

位域	访问	复位值	说明
23: 0	R/W	0x0	高脉冲计数器

LRC寄存器由系统写入,当CNTR寄存器的值等于LRC的值的时候,控制器 产生低脉冲电平.

表 22-5 低脉冲计数器设置

位域	访问	复位值	说明
----	----	-----	----

23: 0	R/W	0x0	低脉冲计数器

例:如果要产生宽度为系统始终周期50倍的高脉宽和90倍的低脉宽,在HRC中应该配置初始值(50-1)=49,在LRC寄存器中配置初始值(50+90-1)=139.

- 2. 当工作在定时器模式下,CNTR记录内部系统时钟. HRC和LRC寄存器的初始值系统编程写入,当CNTR寄存器的值等于HRC或者LRC的时候,芯片会产生一个中断,这样就实现了定时器功能.
- 3. CTRL控制寄存器,在上面三种工作模式下,控制寄存器的功能不变,根据功能需求选择不同的配置.

表 22-6 控制寄存器设置

位域	访问	复位值	说明
0	R/W	0	EN,主计数器使能位
			置1时: CNTR 用来计数
			置 0 时:CNTR 停止计数
2: 1	Reserved	2'b0	预留
3	R/W	0	OE,脉冲输出使能控制位
			置1时:脉冲输出使能
			置0时:脉冲输出屏蔽
			SINGLE, 单脉冲控制位
4	R/W	0	置1时:脉冲仅产生一次
			置0时: 脉冲持续产生
5	R/W	0	INTE,中断使能位
			置1时:当 CNTR 计数到 LRC 和 CNTR 后送中断
			置0时:不产生中断
6	R/W	0	INT,中断位
			读操作: 1 表示有中断产生,0 表示没有中断
		_	写入1:清中断
7	R/W	0	CNTR_RST,使得 CNTR 计数器清零
			置1时: CNTR 计数器清零
			置 0 时: CNTR 计数器正常工作

# **23 RTC**

本章给出 PWM 的详细描述和配置使用。

# 23.1 RTC 结构图

RTC 的结构图如下图 23-1 所示,外部输入时钟 32.768KHz,内部配置分频后来计数,年月日,时分秒等信息被更新,同时产生各种定时和计数中断。




图 23-1 RTC 结构图

# 23.2 RTC 寄存器描述

偏移地址	寄存器名	功能	清类型
1FE7 C020H	sys_toytrim	对 32.768kHz 的分频系数参数 TOY 时钟	R/W
1FE7 C024H	sys_toywrite0	TOY 低 32 位数值写入	W
1FE7 C028H	sys_toywrite1	TOY 高 32 位数值写入	W
1FE7 C02CH	sys_toyread0	TOY 低 32 位数值读出	R
1FE7 C030H	sys_toyread1	TOY 高 32 位数值读出	R
1FE7 C034H	sys_toymatch0	TOY 定时中断 0	R/W
1FE7 C038H	sys_toymatch1	TOY 定时中断 1	R/W
1FE7 C03CH	sys_toymatch2	TOY 定时中断 2	R/W
1FE7 C040H	sys_cntrctrl	TOY 和 RTC 控制寄存器	R/W
1FE7 C060H	sys_rtctrim	对 32.768kHz 的分频系数参数 RTC 时钟	R/W
1FE7 C064H	sys_rtcwrite0	RTC 计数写入	R
1FE7 C068H	sys_rtcread0	RTC 计数读出	W
1FE7 C06CH	sys_rtcmatch0	RTC 时钟计数定时中断 0	R/W
1FE7 C070H	sys_rtcmatch1	RTC 时钟计数定时中断 1	R/W
1FE7 C074H	sys_rtcmatch2	RTC 时钟计数定时中断 2	R/W

#### SYS\_Toy 定义:

TOY (63:32): 年,范围 0~16383

TOY (31:26): 月, 1~12 TOY (25:21): 日, 1~31 TOY (20:16): 小时, 0~23 TOY (15:10): 分, 0~59 TOY (9:4) : 秒, 0~59

TOY (3:0): 0.1 秒, 0~9

#### SYS\_Toymatch 定义:

年	月	日	时	分	秒
TOY(37:32)	TOY (29:26)	TOY (25:21)	TOY (20:16)	TOY (15:10)	TOY (9:4)
6 bit	4 bit	5 bit	5 bit	6 bit	6 bit

#### Sys\_cntrctl(1FE7 :C040H)

位号	名称	功能描述	读/写	缺省值
31:24	保留	保留,置0	R	0
23	ERS	REN(bit13)写状态	R	0
22:21	保留	保留,置0	R	0
20	RTS	Sys_rtctrim写状态	R	0
19	RM2	Sys_rtcmatch2写状态	R	0
18	RM2	Sys_rtcmatch2写状态	R	0
17	RMO	Sys_rtcmatch0写状态	R	0
16	RS	Sys_rtcwrite写状态	R	0
15	保留	保留,置0	R	0
14	BP	旁路32. 768k晶振	R/W	0
		0:选择晶振输入;		
		1: GPI08来驱动计数器,这是测试模式,		
		GPI08通过外部时钟或者GPI08控制器。		
13	REN	0: RTC禁止; 1: RTC使能	R/W	0
12	BRT	旁路RTC分频	R/W	0
		0:正常操作;		
		1:RTC直接被32. 768k晶振驱动		
11	TEN	0: TOY禁止; 1: TOY使能	R/W	0
10	BTT	旁路TOY分频	R/W	0
		0:正常操作;		
		1:T0Y直接被32. 768k晶振驱动		
9	保留	保留,置0	R	0
8	EO	0: 32.768k晶振禁止;	R/W	0
		1: 32.768k晶振使能		
7	ETS	TOY使能写状态	R	0
6	保留	保留,置0	R	0
5	32S	0: 32.768k晶振不工作;	R	0
		1: 32.768k晶振正常工作。		
4	TTS	Sys_toytrim写状态	R	0
3	TM2	Sys_toymatch2写状态	R	0
2	TM1	Sys_toymatch1写状态	R	0
1	TMO	Sys_toymatch0写状态	R	0

0	TS	Sys_toywrite写状态	R	0



本章给出 NAND 的详细描述和配置使用。

# 24.1 NAND 控制器结构描述

NAND FLASH 控制器最大支持 32GB FLASH 的容量,芯片最多支持 4 个片选和 4 个 RDY 信号。


# 24.2 NAND 控制器寄存器配置描述

NAND 内部的寄存器的设置如下:

地址	寄存器名称
BFE7_8000	NAND_CMD
BFE7_8004	ADDR_L
BFE7_8008	ADDR_H
BFE7_800C	NAND_TIMING
BFE7_8010	ID_L
BFE7_8014	STATUS & ID_H
BFE7_8018	NAND_PARAMETER
BFE7_801C	NAND_OP_NUM
BFE7_8020	CS_RDY_MAP
BFE7_8040	DMA access address

## **24.2.1** NAND\_CMD(地址: BFE7\_8000)

位	位域名	读写	描述
31:11		R/-	Reserved
23: 20	NAND_CE	R/-	外部 NAND 芯片片选情况
19: 16	NAND_RDY	R/-	外部 NAND 芯片 RDY 情况
15: 11		R/-	Reserved
10	done	R/-	操作完成
9	Spare	R/W	操作发生在 NAND 的 SPARE 区
8	Main	R/W	操作发生在 NAND 的 MAIN 区
7	Read status	R/W	读 NAND 的状态
6	Reset	R/W	Nand 复位操作
5	read id	R/W	读 ID 操作
4	blocks erase	R/W	连续擦除标志,缺省0;1有效,连续擦擦块
			的数目由 nand_op_num 决定
3	erase operation	R/W	擦除操作
2	write operation	R/W	写操作
1	read operation	R/W	读操作
0	command valid	R/W	命令有效



位	位域名	读写	描述
31:0	Nand_address[31:0]	R/W	读、写、擦除操作起始地址低 32 位

#### **24.2.3** ADDR\_H(地址: BFE7\_8008)

位	位域名	读写	描述
31:8		R/-	Reserved
7:0	Nand_address[39:32]	R/W	读、写、擦除操作起始地址高8位

#### **24.2.4** NAND\_TIMING(地址: BFE7\_800C)

位	位域名	读写	描述
31:16		R/-	Reserved
15: 8	Hold cycle	R/W	NAND 命令有效需等待的周期数,缺省4
7: 0	Wait cycle	R/W	NAND 一次读写所需总时钟周期数,缺省 18

## **24.2.5** ID\_L(地址: BFE7\_8010)

位	位域名	读写	描述
31: 0	ID[31:0]	R/-	ID[31:0]

#### **24.2.6** STATUS & ID\_H(地址: BFE7\_8014)

位	位域名称	访问	
31:1		R/-	Reserved
6			
15:8	STATUS	R/-	NAND 设备当前的读写完成状态
7:0	ID[40:32]	R/-	ID 高 8 位

## **24.2.7** NAND\_PARAMETER(地址: BFE7\_801C)

位	位域名	读写	描述
31:20		R/-	Reserved
19:16	外部颗粒容量大小	R/W	1: 2Gb
			2: 4Gb
			3: 8Gb
			4: 16Gb
			5: 32Gb
			6: 64Gb
			7: 128Gb
			8: 256Gb
15:0		R/-	Reserved

## **24.2.8** NAND\_OP\_NUM(地址: BFE7\_801C)

位	位域名	读写	描述
31: 0	NAND_OP_NUM	R/W	NAND 读写操作 Byte 数;擦除为块数

## **24.2.9** CS\_RDY\_MAP(地址: BFE7\_8020)

位	位域名	读写	描述
31: 28	NAND_RDY[3]	R/W	4' b0001:NAND_RDY_inter[0]
			4' b0010:NAND_RDY_inter[1]

			4' b0100:NAND_RDY_inter[2]
			4' b1000:NAND_RDY_inter[3]
27: 24	NAND_CE[3]	R/W	4' b0001:NAND_CS_inter[0]
			4' b0010:NAND_CS_inter[1]
			4' b0100:NAND_CS_inter[2]
			4' b1000:NAND_CS_inter[3]
23: 20	NAND_RDY[2]	R/W	4' b0001:NAND_RDY_inter[0]
			4' b0010:NAND_RDY_inter[1]
			4' b0100:NAND_RDY_inter[2]
			4' b1000:NAND_RDY_inter[3]
19: 16	NAND_CS[2]	R/W	4' b0001:NAND_CS_inter[0]
			4' b0010:NAND_CS_inter[1]
			4' b0100:NAND_CS_inter[2]
			4' b1000:NAND_CS_inter[3]
15: 12	NAND_RDY[1]	R/W	4' b0001:NAND_RDY_inter[0]
			4' b0010:NAND_RDY_inter[1]
			4' b0100:NAND_RDY_inter[2]
			4' b1000:NAND_RDY_inter[3]
11: 8	NAND_CS[1]	R/W	4' b0001:NAND_CS_inter[0]
			4' b0010:NAND_CS_inter[1]
			4' b0100:NAND_CS_inter[2]
			4' b1000:NAND_CS_inter[3]
7:0		R/-	Reserved

DMA 对 NAND 操作的地址空间是地址: 0XBFE7\_8040,读写通过内部 APB-WRITE 信号来区分。

# **25 ACPI**

# 25.1 ACPI 功耗管理

### 25.1.1 IF 芯片功耗管理概述

- 支持 ACPI 协议 3.0b, 提供功耗管理
  - 1 ACPI 24 位的计数器; 软件发起处理器的降频工作模式;
  - 1 SCI (System Control Interrupt) 中断的产生;
- PCI PME#为唤醒系统信号。
- 系统时钟控制
  - 1 ACPI C2 状态通过停止处理器的时钟(STPCLK#)来停止处理器执行指令;
  - 1 ACPI C3 状态: 停止处理器时钟(时钟生成器不给处理器时钟),但是不停止内存的时钟;
- 系统睡眠状态控制
  - 1 ACPI S3 状态: 挂起到内存(STR):
  - 1 ACPI S4 状态: 挂起到磁盘 (STD);
  - 1 ACPI G2/S5 状态: 软挂起 (soft off);
  - 1 Power Failure Detection and Recovery;


#### **25.1.2 全系统的** Power state

下表定义了基于 1F 芯片的系统的功耗状态(power state)。这些状态的名字命名规则与 ACPI 是一样的。其中 G 代表全局状态,S 代表 Sleep, C 代表 cpu。

#### 全系统的功耗状态

状态/	描述		
子状态			
G0/S0/C0	Full on: 处理器工作状态。为了降低全系统的功耗,各个设备能被		
	单独关闭。Cx 状态定义了处理器不同的工作状态。在 C0 状态下, 1F		
	芯片的功耗管理模块通过 STPCLK#信号降低处理器的工作频率		
	(throttling),从而进一步将低功耗。1F芯片只支持软件发起处理		

	器降频操作(没有温度管理)。
G0/S0/C1	Auto-Halt: 处理器执行 WAIT 指令后,处理将不再执行指令(但是还
	有时钟);(在需要硬件维护 cache 一致性的情况下,处理器需要侦
	听总线以保证 cache 内容的正确)。
G0/S0/C2	Stop-Grant: 送给处理器的 STPCLKn 信号有效(当作为 1F 时为 PAD
	输出,当作为 SoC 为送给 CPU 的内部信号)。处理器的时钟被停掉,
	处理器不再执行指令。处理器维持这个状态直到 STPCLKn 无效。(在
	需要硬件维护 cache 一致性的情况下,处理器需要侦听总线以保证
	cache 内容的正确)
G0/S0/C3	Stop-Clock:送给处理器的 STPCLK#信号有效;处理器进入
	STOP-Grant 模式,然后送给板子的 STP-CPU#信号有效,告之时钟生
	成模块停止给处理器产生时钟。(在需要硬件维护 cache 一致性的情
	况下,处理器需要侦听总线以保证 cache 内容的正确)
G1/S3	Suspend-To-RAM(STR):挂起到内存。系统的上下文保存在内存中。
	除了需要唤醒系统的逻辑(保存在 Resume 域)外,其他所有设备的
	电源将被关掉(包括内存控制器)。内存本身不断电,内存的内容保
	持不变,且维持自刷新。除了 RTC 和 Resume 的时钟外,所有的时钟
	都被停掉。
G1/S4	Suspend-To-Disk(STD):系统的上下文保存在硬盘中(硬盘本身不断
	电)。除了需要唤醒系统的逻辑外(RTC 和 Resume),其他所有设备
	的电源将被关掉(包括内存控制器以及内存本身)。除了 RTC 和
	Resume 的时钟外,所有的时钟都被停掉。
G2/S5	Soft Off: 系统的上下文无需保存,除了需要唤醒系统的逻辑外(RTC
	和 Resume)外,所有的电源都被关掉(包括硬盘)。除了 RTC 和 Resume
	的时钟外,所有的时钟都被停掉。当被唤醒后,系统需要完整的启
	动过程。
G3	Mechanical OFF (MOFF): 系统的上下文无需保存,除了RTC外,其他
	所有的电源都被关掉(包括 Resume),所以没有唤醒事件。当系统的
	供电被拔出或电池供电不足,以及用户按下关机键时,系统进入这



## 下表列出了系统在不同状态下的转换规则。

当前状态	状态转换事件	下一个状态
G0/S0/C0	• 处理器执行 wait 指	• G0/S0/C1
	<b>\( \phi\)</b>	• G0/S0/C2
	● 读 Level 2 寄存器	• G0/S0/C3
	● 读 Level 3 寄存器	• G1/Sx 或 G2/S5
	● SLP_EN 被置位	• G2/S5
	• Power button	• G3
	override	
	• 供电失效或机械关	
	机	
G0/S0/C1	• 任意异常事件	• G0/S0/C0
	● STPCLK#有效	• G0/S0/C2
	• Power button	• G2/S5
	override	• G3
	• 供电失效	
G0/S0/C2	• 任意异常事件	• G0/S0/C0
	• Power button	• G2/S5
	override	• G3
	• 供电失效	
G0/S0/C3	• 任意异常事件	• G0/S0/C0
	• Power button	• G2/S5
	override	• G3
	• 供电失效	
G1/Sx	• 任意被使能的唤醒	• G0/S0/C0
	事件	• G2/S5
	• Power button	• G3

		override		
	•	供电失效		
G2/S5	•	任意被使能的唤醒	•	G0/S0/C0
		事件	•	G3
	•	供电失效		
G3	•	供电恢复	•	SO/CO (reboot) 或 G2/S5 状态

# 25.2 Godson1F 芯片的电源域

电源域	描述
Core	由主供电电源 (main power supply) 供电. 当系统处于 S3, S4, S5 或
	G3 状态时,这个电源域的供电将被断掉;
Resume	由主供电电源供电。当系统当系统处于 S3, S4, S5 状态时,这个电源
	域的供电需要维持
RTC	相对于主供电电源而言,这有电池供电。

在 GS-SB-SOC 中, RTC well 的电路包括 RTC 模块以及 ACPI 模块中的一部分; Resume Well 的电路包括那些可以唤醒系统的逻辑以及 ACPI 模块中的一部分; Core well 的电路包括其他所有不需要唤醒系统的逻辑以及 ACPI 的一部分。



# **26 WATCHDOG**

本章给出 WATCH DOG 的详细描述和配置使用。

## 26.1 WATCH DOG 结构说明

在系统中看门狗定时器(WDT, Watch Dog Timer)实际上是一个计数器, 一般给看门狗一个大数,程序开始运行后看门狗开始倒计数。如果程序运行正 常,过一段时间 CPU 应发出指令让看门狗复位,重新开始倒计数。如果看门狗 减到 0 就认为程序没有正常工作,强制整个系统复位。下图是看门狗的实现,系 统对看门狗进行配置,看门狗内部有个计数器,同时看门狗里面的比较器比较计 数器值是否为零,如果为零就发出软复位信号让系统重启。




图 26-1 看门狗的结构图

# 26.2 WATCH DOG 寄存器描述


看门狗逻辑可编程寄存器主要有三个,这些寄存器描述如下:

**26.2.1** WDT EN 地址: 0XBFE7 C060)

位	位域名	读写	描述
31:1			Reserved
0	WDT_EN	R/W	看门狗使能

#### **26.2.2** WDT\_SET(地址: 0XBFE7\_C064)

位	位域名	读写	描述
31:1			Reserved
0	WDT_SET	R/W	看门狗中计数器设置



I	位	位域名	读写	描述
ľ	31:0	WDT_timer	R/W	看门狗计数器计数值

系统这三个寄存器的设置顺序:系统先配置看门狗使能位 WDT\_EN;然后配置看门狗开始 计数器的初始值 WDT\_TIMER,该值保持在一个特别的寄存器中;当系统设置 WDT\_SET 后,计数器开始计数。

# 27 Clock Management

本章给出时钟和功耗管理模块的详细描述和配置使用。

## 27.1 Clock 模块结构描述

时钟模块用来产生系统主要的五个时钟: CPU\_clk、DDR\_clk、GPU-clk PIX\_clk PIX2\_clk。其工作结构图如下:




图 27-1 1F 时钟产生模块

## 27.2 Clock 配置描述

在系统 RESET 状态下, CPU 时钟和 DDR2 时钟利用外部 PAD 状态选择 PLL 的配置。 具体如下表所示:

表 22-1

PAD	描述	对 PLL 配置作用
PWM[1:0]	CPU 输出频率控制	CPU 输出频率:
		(PWM[1:0]+5)*33Mhz
PWM[2]	DDR2 输出频率控制	DDR2 输出频率:
		(PWM[2]+5)*33Mhz

系统启动后,软件可以精确配置 GPU/PIX 的频率,这些参数如下表所示: GPU\_pll\_ctrl:基地址 0XBFD0\_0414:

Bit 位	寄存器描述	
[31:14]	FRAC 参数控制,	GPU_clk:
	GPU_pll_ctrl[31:14]/2 <sup>18</sup>	(((M+FRAC)/N)/OD)*33MHz
[13:12]	OD 参数,	
	OD=2 GPU_pll_ctrl[13: 12]	
[11:8]	N 参数,N= GPU_pll_ctrl[11:8]	
[7:0]	M 参数,N= GPU_pll_ctrl[7:0]	



PIX\_clk 的控制如下:

PIX\_pll\_ctrl:基地址 0XBFD0\_0410:

Bit 位	寄存器描述	
[31:14]	FRAC 参数控制,	PIX_clk:
	PIX_pll_ctrl[31:14]/2 <sup>18</sup>	(((M+FRAC)/N)/OD)*33MHz
[13:12]	OD 参数,	
	OD=2 PIX_pll_ctrl[13: 12]	
[11:8]	N 参数,N= PIX_pll_ctrl[11:8]	
[7:0]	M 参数,N= PIX_pll_ctrl[7:0]	

PIX\_clk2 的控制如下:

PIX2\_pll\_ctrl:基地址 0XBFD0\_0410:

Bit 位	寄存器描述	
[31:14]	FRAC 参数控制,	PIX2_clk:
	PIX2_pll_ctrl[31:14]/2 <sup>18</sup>	(((M+FRAC)/N)/OD)*33MHz
[13:12]	OD 参数,	
	OD=2 PIX2_pll_ctrl[13: 12]	
[11:8]	N 参数,N= PIX2_pll_ctrl[11:8]	
[7:0]	M 参数,N= PIX2_pll_ctrl[7:0]	

# 28 GPIO and MUX

本章给出 GPIO 和 MUX 的详细描述和配置使用。

# 28.1 GPIO 结构描述

GPIO 为芯片应用提供了灵活外部接口; 部分 PAD 通过 MUX 实现,从而在 BGA448 封装情况下提供丰富的外部功能。

PAD       PAD 描述       第一复用       第三复用       第三复用       第已复用       第三复用       第日         INTN0       中断输出 0       GPI000       PCI 中断输入 A¹       PCI 中断输入 B       PC	四复用_
INTN1       中断输出 1       GPI001       PCI 中断输入 B         VGA_HSYNC       VGA 行同步       GPI002         VGA_VSYNC       VGA 列同步       GPI003         LCD_CLK       LCD 时钟       GPI004         LCD_VSYNC       LCD 列同步       GPI005         LCD_HSYNC       LCD 行同步       GPI006         LCD_EN       LCD 可视使能信号       GPI007         LCD_DAT_0       LCD 像素数据第 0 位       GPI008	
VGA_HSYNC       VGA 行同步       GP1002         VGA_VSYNC       VGA 列同步       GP1003         LCD_CLK       LCD 时钟       GP1004         LCD_VSYNC       LCD 列同步       GP1005         LCD_HSYNC       LCD 行同步       GP1006         LCD_EN       LCD 可视使能信号       GP1007         LCD_DAT_0       LCD 像素数据第 0 位       GP1008	
VGA_VSYNC       VGA 列同步       GPI003         LCD_CLK       LCD 时钟       GPI004         LCD_VSYNC       LCD 列同步       GPI005         LCD_HSYNC       LCD 行同步       GPI006         LCD_EN       LCD 可视使能信号       GPI007         LCD_DAT_0       LCD 像素数据第 0 位       GPI008	
LCD_CLKLCD 时钟GPI004LCD_VSYNCLCD 列同步GPI005LCD_HSYNCLCD 行同步GPI006LCD_ENLCD 可视使能信号GPI007LCD_DAT_0LCD 像素数据第 0 位GPI008	
LCD_VSYNC         LCD 列同步         GP1005           LCD_HSYNC         LCD 行同步         GP1006           LCD_EN         LCD 可视使能信号         GP1007           LCD_DAT_0         LCD 像素数据第 0 位         GP1008	
LCD_HSYNCLCD 行同步GPI006LCD_ENLCD 可视使能信号GPI007LCD_DAT_0LCD 像素数据第 0 位GPI008	
LCD_EN         LCD 可视使能信号         GPI007           LCD_DAT_0         LCD 像素数据第 0 位         GPI008	
LCD_DAT_0 LCD 像素数据第 0 位 GPI008	
LCD_DAT_1 LCD 像素数据第 1 位 GPI009	
LCD_DAT_2 LCD 像素数据第 2 位 GPI010	
LCD_DAT_3 LCD 像素数据第 3 位 GPI011	
LCD_DAT_4 LCD 像素数据第 4 位 GPI012	
LCD_DAT_5 LCD 像素数据第 5 位 GPI013	
LCD_DAT_6 LCD 像素数据第 6 位 GPI014	
LCD_DAT_7 LCD 像素数据第 7 位 GPI015	
LCD_DAT_8 LCD 像素数据第 8 位 GPI016	
LCD_DAT_9 LCD 像素数据第 9 位 GPI017	
LCD_DAT_10 LCD 像素数据第 10 位 GPI018	
LCD_DAT_11 LCD 像素数据第 11 位 GPI019	
LCD_DAT_12 LCD 像素数据第 12 位 GPI020	
LCD_DAT_13 LCD 像素数据第 13 位 GPI021	
LCD_DAT_14 LCD 像素数据第 14 位 GPI022	
LCD_DAT_15	
LCD_DAT_16	
LCD_DAT_17	
LCD_DAT_18	
LCD_DAT_19 LCD 像素数据第 19 位 GPI027	
LCD_DAT_20 LCD 像素数据第 20 位 GPI028	
LCD_DAT_21 LCD 像素数据第 31 位 GPI029	
LCD_DAT_22 LCD 像素数据第 22 位 GPI030	
LCD_DAT_23	
KB_CLK 键盘时钟 GPI032	

KB_DAT       键盘数据       GPI033         MB_CLK       鼠标时钟       GPI034       NAND2_RDY         MB_DAT       鼠标数据       GPI035       NAND2_CS         AC97_DATA_I       AC97 数据输入       GPI036         AC97_DATA_O       AC97 数据输出       GPI037	
MB_DAT鼠标数据GP1035NAND2_CSAC97_DATA_IAC97 数据输入GP1036	
AC97_DATA_I AC97 数据输入 GPI036	
ACQ7 DATA 0   ACQ7 粉坩絲中	
VC91_DVIV_0 VC91 教児相印 QL1091	
AC97_SYNC AC97 同步信号 GPI038	
AC97_RESET AC97 复位信号 GPI039	
SPIO_CLK SPIO 时钟 GPIO40	
SPIO_MISO SPIO 主出从入数据 GPIO41	
SPIO_MOSI SPIO 主入从出数据 GPIO42	
SPIO_CS SPIO 选通信号 GPIO43	
SPI1_SCLK SPI1 时钟 GPI044 NAND_D0	
SPI1_MISO SPI1 主出从入数据 GPI045 NAND_D1	
SPI1_MOSI SPI1 主入从出数据 GPI046 NAND_D2	
SPI1_CS SPI1 选通信号 GPI047 NAND_D3	
URTO_RX UARTO 发送数据 GPIO48 GMAC1_RX_CTL	
URTO_TX UARTO 接收数据 GPIO49 GMAC1_RXO	
URTO_RTS UARTO 请求发送 GPI050 GMAC1_RX1	
URTO_CTS UARTO 允许发送 GPI051 GMAC1_RX2	
URTO_DSR UARTO 数据设备准备好 GPI052 GMAC1_RX3	
URTO_DTR UARTO 数据终端准备好 GPI053 GMAC1_TX_CTL	
URTO_DCD UARTO 载波检测 GPI054 GMAC1_TX0	
URTO_RI UARTO 振铃提示 GPI055 GMAC1_TX1	
URT1_TX UART1 发送数据 GPI056 GMAC1_TX2	
URT1_RX UART1 接收数据 GPI057 GMAC1_TX3	
URT1_RTS UART1 请求发送 GPI058 GMAC1_MDCK	
URT1_CTS UART1 允许发送 GPI059 GMAC1_MDI0	
URT2_TX UART2 发送数据 GPI060 URT1_DSR	
URT2_RX UART2 接收数据 GPI061 URT1_DTR	
URT3_TX UART3 发送数据 GPI062 URT1_DCD	
URT3_RX UART3 接收数据 GPI063 URT1_RI	
SCL 第一路 I2C 时钟 GPI064	
SDA 第一路 I2C 数据 GPI065	
CANO_RX CANO 接受数据输入 GPI066 SCL_2 SPI0_CS2	
CANO_TX CANO 传输数据输出 GPIO67 SDA_2 SPIO_CS1	
CAN1_RXCAN1 接受数据输入GPI068SCL_3SPI1_CS2NAND3_	RDY
CAN1_TX CAN1 传输数据输出 GPI069 SDA_3 SPI1_CS1 NAND3_	CS
LPC_ADO LPC 地址数据线 0 GPI070 NAND_D0	
LPC_AD1 LPC 地址数据线 1 GPI071 NAND_D1	
LPC_AD2 LPC 地址数据线 2 GPI072 NAND_D2	
LPC_AD3 LPC 地址数据线 3 GPI073 NAND_D3	
LPC_FRAME LPC 帧信号 GPI074 NAND_D4	

LPC_SERIRQ	LPC 对外部请求	GPI075	NAND_D5
NAND_CLE	NAND 读信号	GPI076	
NAND_ALE	NAND 写信号	GPI077	
NAND_RD	NAND 命令锁存	GPI078	
NAND_WR	NAND 地址锁存	GPI079	
NAND_CE	NAND 片选信号	GPI080	
NAND_RDY	NAND 忙信号	GPI081	
NAND_D6	NAND 数据 IO 信号 6	GPI082	
NAND_D7	NAND 数据 IO 信号 7	GPI083	
PWMO	PWMO 波形输出	GPI084	NAND1_RDY
PWM1	PWM1 波形输出	GPI085	NAND1_CS
PWM2	PWM2 波形输出	GPI086	NAND_D4
PWM3	PWM3 波形输出	GPI087	NAND_D5

注 1: 芯片作为南桥时候, INTNO/INTN1 中断输出到处理器; 芯片做 SoC 的时 候,INTNO/INTN1 可以作为 GPIO, 也可以作为外部 PCI\_INTA/PCI\_INTB 的输入。

# 28.2 GPIO 寄存器描述

偏移地址	位	寄存器	描述	读写特性
1FD010C0	32	GPI0CFG0	GPIO 配置寄存器 0	R/W
1FD010C4	32	GPI0CFG1	GPIO 配置寄存器 1	R/W
1FD010C8	32	GPI0CFG2	GPIO 配置寄存器 2	R/W
1FD010D0	32	GPI00E0	GPIO 配置寄存器输出使能 0	R/W
1FD010D4	32	GPI00E1	GPIO 配置寄存器输出使能 1	R/W
1FD010D8	32	GPI00E2	GPIO 配置寄存器输出使能 2	R/W
1FD010E0	32	GPI0IN0	GPIO 配置寄存器输入寄存器 0	R
1FD010E4	32	GPIOIN1	GPIO 配置寄存器输入寄存器 1	R
1FD010E8	32	GPIOIN2	GPIO 配置寄存器输入寄存器 2	R
1FD010F0	32	GPI00UT0	GPIO 配置寄存器输出寄存器 0	R/W
1FD010F4	32	GPI00UT1	GPIO 配置寄存器输出寄存器 1	R/W
1FD010F8	32	GPI00UT2	GPI0 配置寄存器输出寄存器 2	R/W

# 28.3 MUX 寄存器描述

GPIO\_MUX\_CTRLO 基地址 0XBFDO\_0420, 寄存器的描述如下:

位	描述	读写特性
31	NAND3_USE_CAN1	R/W
30	NAND2_USE_MS	R/W
29	NAND1_USE_PWM23	R/W
28	NAND_D45_USE_PWM01	R/W
27	NAND_D45_USE_LPC	R/W
26	NAND_D03_USE_SPI1	R/W
25	NAND_D03_USE_LPC	R/W
24:19		保留
18	VGA_USE_PCI	R/W
17	I2C3_USE_CANO	R/W



16	I2C2_USE_CAN1	R/W
15	SPIO_USE_CANO_TX	R/W
14	SPIO_USE_CANO_RX	R/W
13	SPI1_USE_CAN1_TX	R/W
12	SPI1_USE_CAN1_RX	R/W
11		保留
7	GMAC1_USE_UART1	R/W
6	GMAC1_USE_UARTO	R/W
5:3		保留
2	PCI_REQ2_USE_GMAC1	R/W
1:0		保留

龙芯研发中心 1F 芯片用户手册

# 29 AC/DC

# 29.1 时钟系统

1F 芯片内部工作部分包括三个电源域(power planes),如下表所示表 29-1 1F 电源域

电源域	描述		
Core	由主供电电源 (main power supply) 供电. 当系统处于 S3, S4, S5 或		
	G3 状态时,这个电源域的供电将被断掉;		
RTC	系统断电时候,由外部电池供电;系统工作情况下,供电从电池切换到		
	部普通电源。		
DDR	DDR2 工作所需电源。		
resume	系统是否有电		

# 29.2 系统复位

1F 芯片在系统上电复位时,需要将某些芯片引脚上下拉进行配置。如下表格所示的全部引脚:

	77 =	
配置引脚	上下拉	功能
RST_	上拉	TAP 复位
TCK	上拉	TAP 时钟
TDI	上拉	TAP 数据输入
TMS	上拉	TAP 工作模式
SYS_RESETn	上拉	系统复位

表 29-2 上电配置引脚汇总